• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供矽化及鍺化之方法。在一些實施例中，形成金屬矽化物之方法可包含在基板之暴露的矽區之上形成諸如鍺或固體銻的非氧化物界面。在所述界面層之上形成金屬氧化物。退火及還原使得來自金屬氧化物之金屬與底層矽起反應並形成金屬矽化物。另外，可藉由鍺之上之金屬氧化物的還原來形成金屬鍺化物，而不管任何底層矽是否亦矽化。在其他實施例中，直接沈積鎳，且不使用界面層。本發明並提供藉由氣相沈積製程來沈積鎳薄膜的方法。在一些實施例中。藉由ALD來沈積鎳薄膜。
    公开号:TW201303062A
    申请号:TW101114212
    申请日:2012-04-20
    公开日:2013-01-16
    发明作者:Vljami J Pore；Suvi P Haukka；Tom E Blomberg；Eva E Tois
    申请人:Asm Int；
    IPC主号:H01L29-00
    专利说明:
    金屬矽化物、金屬鍺化物、其製造方法以及鎳薄膜沈積【對相關申請案之交叉參考】
    本申請案主張以下各美國臨時申請案之優先權：2011年4月22日申請之美國臨時申請案第61/478,214號；2011年5月12日申請之美國臨時申請案第61/485,532號；及2011年8月23日申請的美國臨時申請案第61/526,607號，前述各者據此皆以全文引用的方式併入本文中。
    本申請案與2008年12月19日申請之美國專利申請案第12/339,672號及2010年10月25日申請的國際申請案第PCT/US10/53982號相關連。所有上述申請案的整個內容據此以引用之方式併入本文中，且應被視為本說明書的一部分。
    本發明一般上是關於半導體裝置製造領域，且更特定而言，是關於用於沈積鎳的方法以及形成金屬矽化物及鍺化物的方法。
    在形成進階半導體裝置過程中，存在於閘極、源極及汲極結構中的部分矽可轉變成低電阻率金屬矽化物。此轉變一方面實現具有低體積電阻率之導電路徑，且另一方面確保良好接觸電阻。此製程在過去採用TiSi2為矽化物，但後來針對最進階裝置選擇CoSi2為矽化物。由於TiSi2與CoSi2兩者消耗相對大量之矽，因此切換使用NiSix來形成該些導電路徑。此矽化物同時具低體積電阻率與相對低之矽消耗量。
    在基板80上形成NiSix之製程描繪於圖1A至圖1D中。首先，形成電晶體之基本結構，所述基本結構包含以下各者：閘電極10、閘極介電質20、源極30及汲極40(圖1A)。在多晶矽(poly-Si)閘極之側面上，沈積有側壁間隔物50，以使多晶-Si/閘極氧化物堆疊之側壁與隨後形成之膜絕緣，並促進源極區30/汲極區40的自行對準摻雜。接著沈積鎳膜60(Ni)(圖1B)，通常經由物理氣相沈積(physical vapor deposition；PVD，例如濺鍍)製程。將晶圓加熱至一溫度使鎳與底層矽起反應而形成鎳矽化物(NiSix)70。取決於退火溫度，本文中所使用之NiSix可表示Ni2Si、NiSi、NiSi2及/或其混合物。通常溫度維持夠低(例如，<約600℃)，以抑制NiSi2之形成，NiSi2具有相對較高之電阻率。
    原理上，鎳矽化物(NiSix)以自行對準方式形成，亦即，僅在鎳及矽均存在的位置處形成。自行對準矽化反應在此領域中亦被稱為「矽化金屬沈積(salicidation)」，且自行對準之所得金屬化合物被稱為「金屬矽化物(salicide)」。在所說明配置中，該些位置具有矽位於金屬鎳層下方且暴露於金屬鎳層。因此，理想地，在間隔物50的位置處不發生矽化物生長(圖1C)。雖然閘極10之頂部顯示為暴露於自行對準矽化製程，但在其他配置中，僅源極區/汲極區經矽化，且閘極可包含頂部絕緣層以防止矽化。
    圖1C示意性地顯示，在暴露的矽上方的區中繼續形成矽化物膜，直至鎳膜完全消耗為止；故在矽上方沒有鎳以供反應。此製程，多被稱為第一快速熱處理步驟RTP1，一般在約300℃至400℃之範圍內的溫度下進行。
    在結束此製程之後，將基板暴露至選擇性金屬蝕刻(例如，HCl或強清潔性piranha(H2SO4：H2O2)浸泡)。在此濕式蝕刻製程中，蝕刻未反應之鎳而NiSix膜保持完整(參見圖1D)。前述情形導致在閘極、源極、汲極及任何其他暴露的矽表面之上產生低電阻率矽化物。藉由移除未反應之鎳，使得該些結構彼此電性隔離。通常，後續施行例如450℃下之退火步驟(RTP2)，以確保在矽化期間所形成之任何Ni2Si轉換至較低電阻率相之NiSi。
    因此，在理論上，NiSix幫助形成具有低體積電阻率及良好接觸電阻的導電路徑。然而，在實務上，此製程可能並非在所有情形下均為有效的。舉例而言，對於特定半導體結構，諸如非平面多閘極電晶體(如FinFET)，除在閘極區、源極區及汲極區的頂部上形成矽化物之外，亦可能需要在垂直壁上形成矽化物。在其他半導體裝置中，也可能需要在狹窄開口或溝槽中形成矽化物。但三維結構上的鎳之階梯覆蓋結果較差，其至少部分歸因於用於沈積鎳之PVD製程的限制。因為鎳之非均勻沈積而產生的厚度變化會造成跨越基板表面上之結構間的電阻率變化。該些變化是不適當的，因為該些變化會導致使用NiSix膜之電裝置的電效能不一致。
    雖然上文描述鎳矽化物接觸至矽區，但相同原理更廣泛應用於金屬與半導體區的固體反應。
    除用於形成導電矽化物(例如，用於進階半導體裝置及硬碟機中的磁頭中)之外，鎳膜亦可用於其他情形下，諸如用於碳奈米管生長的催化劑。
    藉由類似化學氣相沈積(chemical vapor deposition；CVD)或原子層沈積(atomic layer deposition；ALD)之共形製程來沈積金屬也並非完全可行。因而，目前確實需要在複雜結構上形成共形鎳膜以及具有更均勻電阻率的共形金屬半導體化合物膜的方法。同時也需要形成超薄且均勻之金屬化合物層。
    本發明提供一種用於矽化之方法。所述方法包含提供具有至少一暴露的矽區之基板，及在所述暴露的矽區上沈積界面層。藉由原子層沈積(ALD)在所述界面層之上沈積金屬氧化物膜。加熱所述基板，使用來自所述金屬氧化物膜之金屬在所述暴露的矽區之上形成金屬矽化物膜。
    本發明提供一種用於半導體製造之方法。所述方法包含藉由原子層沈積在基板上沈積銻層，其中所述基板包含暴露的矽。藉由原子層沈積在所述銻層上沈積金屬氧化物膜。所述暴露的矽與由來自所述金屬氧化物膜之金屬矽化。
    在一些實施例中，形成鎳矽化物(NiSi)。在包括暴露的矽之基板上沈積銻層。藉由例如原子層沈積直接在所述銻層之上沈積氧化鎳(Nickel oxide；NiO)。藉由退火所述基板來進行矽化，且可蝕刻所述基板以暴露所述鎳矽化物。
    本發明提供一種用於選擇性矽化之方法。所述方法包含以避免暴露的含矽區之氧化的方式將界面膜提供於所述暴露的含矽區之上。所述方法亦包含藉由原子層沈積(ALD)製程之至少一循環在所述界面膜上形成金屬氧化物薄膜。所述ALD製程之一循環包含使基板與金屬源前驅物接觸，及使所述基板與氧源前驅物接觸。來自所述金屬氧化物膜之金屬與來自所述含矽區之矽起反應，在所述含矽區的剩餘部分之上形成金屬矽化物膜。
    本發明提供一種用於選擇性矽化之方法。所述方法包含以避免暴露的含矽區之氧化的方式將界面膜提供於所述暴露的含矽區之上。所述方法亦包含藉由化學氣相沈積(CVD)製程在所述界面膜上形成金屬氧化物薄膜。所述CVD製程包含使基板與金屬源前驅物接觸，及使所述基板與氧源前驅物接觸。來自所述金屬氧化物膜之金屬與來自所述含矽區之矽起反應，在所述含矽區的剩餘部分之上形成金屬矽化物膜。
    本發明提供一種用於形成金屬鍺化物之方法。所述方法包含提供具有至少一暴露的鍺區之基板。在所述暴露的鍺區之上沈積金屬氧化物膜。加熱所述基板，使用來自所述金屬氧化物膜之金屬在所述暴露的鍺區之上形成金屬鍺化物膜。
    本發明藉由形成金屬鍺化物與金屬矽化物兩者之製程來形成金屬矽化物。藉由例如化學氣相沈積在包括暴露的矽之基板之上沈積鍺層。藉由例如原子層沈積在所述鍺層之上沈積金屬氧化物。藉由退火同時進行矽化及鍺化，因此在金屬矽化物層之上形成金屬鍺化物層。隨後可蝕刻所述基板，以移除所述金屬鍺化物並暴露所述金屬矽化物。在一些實施例中，藉由在鍺夾層之上沈積NiO隨後進行矽化/鍺化及蝕刻而形成鎳矽化物。
    本發明提供一種用於形成金屬鍺化物之方法。所述方法包含提供具有至少一暴露的矽區之基板。在所述暴露的矽區上沈積鍺層。在鍺層之上沈積金屬氧化物膜。加熱所述基板，以使用來自所述金屬氧化物膜之金屬在所述暴露的鍺區之上形成金屬鍺化物膜。
    本發明可形成摻雜的金屬矽化物或鍺化物。在一些實施例中，以特定比率進行金屬氧化物沈積循環及摻雜劑氧化物沈積循環，以達成所要摻雜劑濃度。使所述氧化物還原，並形成摻雜的金屬矽化物或鍺化物。在一些實施例中，使用NiO及PtOx沈積循環，且退火以形成鉑(Pt)摻雜之鎳-矽化物或鍺化物。
    本發明提供藉由氣相沈積來沈積鎳薄膜的方法。在一些實施例中，藉由氣相沈積製程在基板上形成鎳薄膜，包括交替地且順序地使基板與氣相鎳前驅物接觸以形成一層所述鎳前驅物於所述基板表面上，以及使基板與第二反應物接觸而使第二反應物與所述鎳前驅物起反應，以形成鎳薄膜。所述鎳前驅物可為例如，雙(4-N-乙胺基-3-戊烯-2-N-乙基亞胺基)鎳(II)。所述第二反應物可為例如，還原劑、氫或合成氣體(forming gas)。在一些實施例中，所述氣相沈積製程為涉及受控表面反應的ALD型製程。
    在一些實施例中，三步驟氣相沈積製程用以沈積鎳薄膜。交替地且順序地使反應空間中之基板與鎳前驅物、有機還原劑及氫或合成氣體接觸。
    本發明提供矽化及/或鍺化之方法，其中直接在基板之上沈積鎳而不形成中間氧化物。可藉由例如前述氣相沈積製程來沈積鎳。簡言之，藉由諸如ALD或ALD型製程的氣相沈積製程直接在矽及/或鍺之上沈積鎳。在沈積之後，藉由例如在200℃或更高、300℃或更高、400℃或更高或甚至500℃或更高溫度下退火來進行矽化及/或鍺化。可在還原環境中(諸如，在氫或合成氣體存在下)進行所述退火。在矽化及/或鍺化之後，可蝕刻所述基板以自所述基板表面移除未轉換之鎳或其他材料並暴露NiSi或NiGe。
    本發明提供使用鉑或其他摻雜劑對所述金屬矽化物及/或鍺化物進行摻雜的方法。
    為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
    半導體結構隨著技術進步而演化，不但尺寸縮小且需要新的矽化技術以便形成均勻矽化物層。特別是對於自行對準矽化，對於矽化組成及矽化程度的高度控制是必要的，方能極其精確地設計接面深度並避免主動區域中之矽的過度消耗。
    此外，本文中所描述之矽化方法不僅可針對具有水平源極/汲極(S/D)表面及閘極表面之傳統橫向電晶體設計提供此種精確控制，而且可甚至對非水平(如垂直)表面、甚至對複雜三維(3D)結構提供此種精確控制。當矽化物沈積之預期區域主要為水平表面(諸如，源極區及汲極區)時且在沈積當時幾乎不存在構形時，傳統矽化方法是最有效的。在矽化物形成之預期區域包含垂直表面之情形下，或當在高縱橫比特徵之上進行沈積時，利用物理氣相沈積(PVD)之傳統方法可能消耗太多矽結構方能形成矽化物，這是因為傳統PVD矽化方法因階梯覆蓋不佳需要沈積相對較厚的膜層，在跨越三維結構時膜層均勻性不良且電阻率不一致。在複雜3D結構之上需要自行對準矽化之實例包含3D電晶體之閘極壁、深且狹窄之接觸介層孔內的接觸表面及構形上複雜之凸起源極/汲極結構。甚至在水平尺寸不斷縮小的平面電晶體中，非均勻性亦可成為問題，這是因為按比例調整產生的高縱橫比需要PVD進行過度沈積，方能確保最小所需沈積並沈積到構形最難接近之區域。雖然本發明適用於低於技術節點65奈米、較佳對於低於45奈米之技術節點、更佳對於自32-22奈米或更小之技術節點的電晶體中，但應瞭解，本文中之教示方法適用於任何尺寸之裝置。對於三維電晶體結構及很小或高縱橫比開口中暴露待矽化的矽，共形沈積之需要更為迫切。
    對高構形積體電路結構之自行對準矽化中的不良階梯覆蓋問題，一可能的解決方案為使用已知共形沈積製程，諸如原子層沈積(ALD)。然而，迄今為止，尚未顯示原子層沈積之鎳具有良好的階梯覆蓋。因此，不可能簡單地用ALD步驟來替換矽化製程流程中之PVD步驟就能達成良好的階梯覆蓋。於2008年12月19日申請，本案申請人共同擁有之美國申請案第12/339,672號(下文中為“'672申請案”；為美國專利公開案第2010-0155859 A1號公開)，提供對此問題之解決方案，透過教示利用ALD沈積金屬氧化物且接著將金屬氧化物轉換成金屬。在自行對準矽化製程中再將金屬轉換成矽化物。因此，'672申請案提供對於自行對準矽化中共形供應金屬層之機制。'672申請案提供用於金屬氧化物沈積之ALD製程、針對還原成金屬及矽化反應的條件，及用於將金屬矽化物轉換成較低電阻率相的後退火製程，前述各者可用於在本文中所教示之順序中使用。'672申請案之全文以引用方式併入本文中。
    此外，如下文所描述，現已開發出用於沈積共形鎳膜的ALD型方法。因此，在一些實施例中，藉由如本文中所描述之方法沈積共形鎳，並將共形鎳直接用於矽化金屬沈積或鍺化製程中。舉例而言，在下文所描述之實施例中，可使用共形鎳沈積，代替氧化鎳沈積及至鎳之後續還原。在一些實施例中，當使用直接鎳沈積時，不使用諸如鍺(Ge)或銻(Sb)夾層之夾層。
    在於矽化過程中使用金屬氧化物所遭遇問題之一為在金屬氧化物與矽之界面處有形成氧化矽的趨勢。發明者已發現，取決於在製程中使用之前驅物及條件，足夠的界面氧化矽會抑制矽及金屬跨越界面之遷移而因此使矽化反應複雜化。此情形亦說明於Lee等人之文章：Microelectronic Engineering 51-52(2000)583至594中。用於金屬氧化物沈積中之一些前驅物，因本質上為氧化性的而易於接觸純矽表面形成氧化矽，但一些其他前驅物並不易於形成氧化物。已發現金屬氧化物ALD製程中之許多金屬前驅物在金屬氧化物沈積過程中更易於與氧前驅物起反應。最有效率地形成金屬氧化物之該些前驅物同樣具有最大可能會誘發可干擾固相矽化反應的界面氧化矽。
    藉由不使矽表面氧化的製程在矽上提供界面層，本文中所教示之製程能抑制所沈積金屬氧化物與矽表面之間的相互作用。界面層仍然能夠使後續ALD成核而得到所要金屬氧化物，且並不干擾矽及金屬跨越界面的遷移而進行固相矽化反應。
    圖2A說明根據一實施例之矽化製程。首先，提供基板(210)，且基板具有暴露的矽區。雖然製程適用於裸露毯覆式矽結構或晶圓，但「自行對準」製程當然更適用於具有暴露的矽區及非矽區之圖案化基板中。通常，在後續沈積之前，先使矽區暴露出來且將矽區以原生氧化物清潔製程清洗。
    基板可先圖案化且預先部分形成具有電晶體結構(諸如，圖1A之平面電晶體)，其中矽源極區及汲極區裸露出來，且視情況亦可使矽閘極暴露出來。非矽區可包含諸如側壁間隔物及場氧化物之絕緣區(例如，氧化矽、氮化矽、氮氧化矽)。圖案化基板之其他實例包含具有暴露的矽區及非矽區之更複雜三維(3D)電晶體設計。可理解的是，自行對準矽化適用於積體電路設計中的眾多其他情形，通常是需要減小接觸電阻之區域。下文實例結合圖3A至圖5C來論述合適情形。
    接著，較佳藉由諸如CVD及ALD之共形氣相沈積技術來沈積界面層(220)。在一實例中，可沈積較佳具有高百分比之電摻雜劑的固體層，諸如銻(Sb)或鍺銻合金(GeSb)；然而亦可使用其他類型之界面層。理想地，界面之沈積並不誘發底層矽之氧化，界面膜保護矽以免在金屬氧化物之後續沈積期間氧化，且界面膜准許金屬及/或矽跨越界面之迅速遷移而無需不當能量注入。不當能量可破壞諸如電晶體接面之積體電路結構。
    實驗已論證，固體銻(Sb)層可提供所需要功能且可額外提供電性優點。可藉由ALD方法來共形地沈積銻。在一實例中，或者將交替地SbCl3及(EtsSi)3Sb暴露至維持在100℃之基板歷時100個循環，從而產生介於約3奈米與5奈米之間的銻(Sb)。用於沈積Sb之ALD的其他細節及替代例與其他電摻雜劑及其合金提供於下文及2010年10月25日申請之國際申請案第PCT/US10/53982號中，所述申請案之整個揭露內容以引用之方式併入本文中。藉由ALD進行銻及銻化合物沈積之方法亦揭露於Pore等人之“Atomic Layer Deposition of Antimony and its Compounds Using Dechlorosilylation Reactions of Tris(triethylsilyl)antimony”(CHEMISTRY OF MATERIALS 23(2011)247-254)中(可藉由搜尋項DOI：10.1021/cm102904f而在網際網路上得到)。ALD之共形性幫助沈積最小厚度的界面層，其將抑制隨後沈積之金屬氧化物之氧化。術語上之最小厚度乃是對於避免干擾矽化期間的原子遷移是有利的。
    隨後，藉由ALD在電摻雜劑層之上沈積金屬氧化物層(230)。已經使用過氧化鎳成功執行了實驗。方法包含揭露於上文所併入之'672申請案中的該些方法。用於金屬氧化物之ALD的方法亦揭露於以下各者中：Utriainen等人之“Studies of metallic thin film growth in an atomic layer epitaxy reactor using M(acac)2(M=Ni,Cu,Pt)precursors”(APPLIED SURFACE SCIENCE 157(2000年)，第151至158頁)，及Utriainen等人之“Studies of NiO thin film formation by atomic layer epitaxy”(MATERIALS SCIENCE AND ENGINEERING B54(1998年)，第98至103頁)，兩者之揭露內容明確地以引用之方式併入本文中。下文提供關於金屬氧化物之ALD的其他細節及選項。在替代實施例中，可藉由諸如CVD之其他共形技術來沈積金屬氧化物；然而，ALD之共形性及組成物控制一般上優於CVD之共形性及組成物控制，且施行ALD所用之較低溫度有助於保持電晶體接面深度及摻雜分佈。因此，雖然沈積較慢但ALD仍具有優點。
    使金屬氧化物還原成金屬(例如，使NiO還原成Ni)，且金屬與穿過界面層的矽起反應，該介面層是在區塊220中形成。在所述實施例中，藉由在還原環境中退火來同時進行還原及矽化反應(240)。如下文關於圖2B所述，可先在較低溫度製程中藉由強還原劑進行還原，隨後進行矽化退火，來代替同時還原及矽化反應。不管進行一個或兩個製程，結果均為透過來自金屬氧化物之金屬及/或來自底層暴露的矽區的矽跨越界面遷移而導致暴露的矽之矽化。在足夠高之退火溫度(例如，等於或大於約250℃，且在一些實施例中等於或大於約300℃，等於或大於約400℃，或甚至等於或大於約500℃)下，可藉由在適合的還原環境(諸如，氫氣(H2)或氫氣與氮氣(合成氣體或H2/N2))中進行退火來實現還原。在一實例中，將具有ALD NiO層位於ALD Sb層之上的基板，在550℃下、在合成氣體(5% H2與95% N2)中退火2分鐘來誘發還原/矽化。X射線繞射分析顯示，在矽化區中無剩餘鎳或氧化鎳。在一些實施例中，在約350℃或更高之溫度下進行退火。
    另外，在矽無法接觸區域中(例如，金屬氧化物沈積於絕緣體之上)，將金屬氧化物轉化成金屬。在典型自行對準矽化製程中，可藉由選擇性金屬蝕刻來移除在矽化反應之後剩餘之任何此未反應(還原)之金屬(250)，此為眾所皆知技術。舉例而言，將基板浸泡於稀釋HCl及/或HNO3水溶液中或強清潔性piranha蝕刻液，可蝕刻掉大多數金屬(包含鎳)，而不會對於矽、氧化矽或用於積體電路製造中的其他非金屬材料有明顯侵蝕。
    可變化退火時間以控制NiSi之特性。舉例而言，在一些實施例中，增加退火時間可用以增加NiSi厚度及/或減小電阻率。在一些實施例中，可進行退火歷時1分鐘、2分鐘、3分鐘、4分鐘、5分鐘、6分鐘、7分鐘、8分鐘、9分鐘、10分鐘或更多分鐘。
    選擇性地，可進一步對結構進行退火而縮減電阻率(260)，若第一退火步驟(240)產生高電阻率相之金屬矽化物。
    圖10例示說明一實施例，利用Sb夾層形成NiSi。例如藉由ALD在矽基板800之上沈積Sb夾層810。隨後藉由如ALD直接在Sb層810之上沈積NiO層820(840)，且藉由退火(例如藉由加熱至500℃)來進行矽化金屬沈積反應(850)。在矽化反應中，至少一部分來自NiO層820的鎳與矽層800中之矽起反應形成NiSi 830。如上文所描述，藉由蝕刻(860)移除任何剩餘的未反應之Ni或NiO並使NiSi層830暴露，從而在矽基板800之上留下NiSi層830。此沈積製程之實例描述於實例4。
    圖2B說明用於形成金屬矽化物之另一製程。類似於圖2A步驟的步驟乃以相同標號表之。不同於圖2A之製程，使矽與來自金屬氧化物之金屬起反應而形成金屬矽化物乃顯示為不同製程：金屬氧化物還原成金屬(240a)及矽化退火(240b)。獨立的矽化反應之前所進行的還原240a可在較低溫度(例如，在室溫與約300℃之間)下施行，且藉由更強還原劑(諸如含氫電漿、氫基或氫原子)以及反應性有機化合物反應來實現，所述反應性有機化合物含有由下列醇(-OH)、醛(-CHO)及羧酸(-COOH)所構成的族群中選出之至少一官能基。接著可針對暴露的矽之上的已形成的金屬層所需的矽化反應，設計較高溫度退火(例如，大於400℃)或快速熱退火。介入界面層可保持完整，或可在初始還原期間變為部分擴散的。較佳地，界面層並不形成矽化物，或不能夠在所使用之製程條件下形成矽化物。下文提供關於金屬氧化物還原及矽化退火的其他選項及條件。
    參看圖3A，顯示在形成界面層305之後的平面電晶體300。可如圖2B之區塊220所描述，藉由例如ALD來形成界面層305作為本文所描述功能的合適膜，如電摻雜劑、特別是固體銻(Sb)之狀況下。電晶體300形成於基板380內及基板380上，且包含位於閘極介電質320上之閘電極310。閘極介電質320上覆於電晶體通道，電晶體通道包夾於重度摻雜之源極區330與汲極區340之間。閘電極10被介電側壁間隔物350所保護，所述介電側壁間隔物350可促進自行對準源極/汲極摻雜以及部分自行對準接點形成。場隔離355(例如，淺溝槽隔離)電性隔離電晶體300與鄰近裝置。
    參看圖3B，顯示在沈積金屬氧化物層365之後的電晶體300。如上所述，諸如氧化鎳(NiO)之金屬氧化物的ALD製程有利地形成共形層，使得相同厚度之金屬氧化物層365形成於高點處(例如，在閘電極310之上)與低點處(例如，在源極區330/汲極區340之上)。
    參看圖3C，顯示在還原及矽化反應之後的電晶體300。如圖2A及圖2B所示，該些反應可發生於單一製程中或相異製程中。金屬及矽易於遷移跨越界面層305(圖3B)形成之界面，在矽暴露於界面層沈積之處(例如，在源極330、汲極340及閘電極310的上表面處)形成金屬矽化物370。此外，金屬氧化物在無法接觸到矽之處(例如，在場隔離355及介電側壁間隔物350之上)還原成金屬層360。如上文關於圖1D所論述，未反應之金屬可輕易以選擇性蝕刻移除掉而不損害剩餘金屬矽化物、矽及介電結構。
    圖4A至圖4C說明類似平面電晶體400上之類似製程順序。類似於圖3A至圖3C之元件或部份以400系列內之類似數字標號表之。圖3A-圖3C與圖4A-圖4C之間的差別在於：在圖4A至圖4C中，界面層405及金屬氧化物層465提供於厚絕緣層490之上，接觸介層孔492貫穿厚絕緣層490形成以打開至源極區430及汲極區440的接觸窗。在所說明配置中，在上表面上藉由介電罩415來保護閘電極410。熟習此項技術者理解，在積體電路之其他位置處，至閘電極之接觸開口可與顯示於圖4A之橫截面中的接觸介層孔492同時打開。
    隨著按比例調整積體電路尺寸，該些接觸開口492之縱橫比(高度：寬度)繼續攀升，從而使得接觸開口中之沈積富挑戰性。如本文所述，形成用於矽化之金屬的界面層405與金屬氧化物層465兩者之ALD製程促進共形覆蓋，使得足夠金屬可提供於介層孔492之底部處，而無需於較高處過度沈積。因此對金屬供應具較佳控制，且可避免矽化期間的過度矽消耗。
    圖4C顯示金屬氧化物還原及矽化之結果，在源極區430/汲極區440的表面處留下金屬矽化物層470。於無法接觸到矽處之上(諸如絕緣層490表面之上)留下金屬層460，可接著藉由選擇性金屬蝕刻移除金屬層460，且可以接觸插塞填充接觸介層孔492，此為眾知技術。
    參看圖5A至圖5C，在三維電晶體之情形下說明根據本文中所描述之方法的矽化。詳言之，圖5A顯示垂直電晶體500，其具有在半導體材料之垂直延伸柱535之底座處的源極區530。源極區530橫向地延伸至絕緣層590中之接觸開口，源極區530在所述接觸開口處暴露出來以便於達成其表面之矽化。汲極區540形成於半導體柱535之上端處。閘極介電質520形成於柱535之側壁表面上，從而使柱535與閘電極510分離。閘電極510可形成例如為環繞半導體柱535的側壁間隔物。在所說明實施例中，閘電極510包括矽(例如，非晶矽或多晶矽)且在沈積例如固體銻之界面層505之前暴露出來以達成矽化。
    參看圖5B，在沈積界面層505之後，沈積金屬氧化物層565。界面層505與金屬氧化物層565兩者之ALD促進3D結構之上之共形形成，且均勻厚度可不僅形成於源極區530及汲極區540之暴露的水平表面上，而且形成於閘電極510之垂直側壁上。
    參看圖5C，顯示金屬氧化物之還原及矽化的結果。金屬矽化物570形成於界面層及金屬氧化物層能夠接觸矽之處，特別是源極區530、汲極區540及閘電極510暴露的表面處。另外，金屬氧化物轉化成的金屬層560位於無法接觸到游離矽處的表面之上，諸如，絕緣層590及閘極介電質520之上。如上所述，此過量或未反應金屬560可輕易於在進一步處理之前藉由選擇性金屬蝕刻來移除。
    圖5A至圖5C說明於3D電晶體設計之一例進行自行對準矽化。在某些實施例中，三維電晶體可包含雙閘極場效電晶體(double-gate field effect transistor；DG FET)及其他類型之多閘極FET，包含例如如可見於H.-S.P.Wong之IBM J.Res.& Dev.，第46卷，第2/3號(2002年)中的FinFET及例如如可見於J.Kavalieros的2006年6月的VLSI Technology Digest of Technical Papers，第62至63頁中的三閘極FET，且前述文件各自以引用之方式併入本文中。
    本文中所教示之矽化技術特別適用的另一種3D結構為3D高架源極/汲極結構，如在Shifren等人之美國專利公開案第2009/0315120 A1號中所教示，所述公開案之揭露內容以全文引用之方式併入本文中。Shifren等人教示包含垂直側壁之高架源極/汲極結構，所述高架源極/汲極結構若不使用本文中所教示方法將難以採自行對準方式矽化。
    在一些實施例中，可使用鍺基板代替矽基板，或可使用具有鍺區之矽基板。在該些狀況下，在固體金屬源形成於鍺基板之上且起反應之後，金屬鍺化物將形成於暴露的鍺區上。在一些實施例中，不形成金屬矽化物。可將反應稱作鍺化。鍺化以類似於矽化方式起作用，且因此本文中所描述之矽化技術亦可應用於使用金屬氧化物沈積及還原/鍺化反應進行暴露的鍺區之鍺化。實際上，實驗已發現，沒有沈積鍺與金屬氧化物之間界面層之情況下，可成功藉由此技術進行之鍺化，且避免了原生氧化物之問題。此外，已發現金屬氧化物之還原及鍺化有利地避免了金屬鍺化物之介入高電阻率相。參見例如下文之實例3。
    在一些實施例中，除金屬鍺化物之外，亦形成金屬矽化物。可藉由蝕刻來移除金屬鍺化物連同任何剩餘金屬或金屬氧化物，而在矽基板之上留下金屬矽化物層。例示性實施例說明於圖12中。鍺層910沈積於矽基板900之上。舉例而言，可藉由CVD在矽基板上沈積磊晶鍺層(epi-Ge)。例如氧化鎳層之金屬氧化物層920直接沈積於鍺層910之上。諸如藉由退火來進行矽化金屬沈積/鍺化(950)。舉例而言，退火可處於350℃或更高，或甚至400℃或更高。在一些實施例中，在合成氣體中進行退火。矽化金屬沈積/鍺化製程在矽化物層940(此處為NiSi)之上形成鍺化物層930(此處為NiGe)。可隨後執行蝕刻(960)以移除鍺化物層930，在矽基板之上留下金屬矽化物940。該些製程之實例描述於實例5中。 原子層沈積(ALD)
    如上所述，本文中所描述之製程能夠將諸如化學氣相沈積(CVD)或原子層沈積(ALD)的氣相沈積技術用於沈積共形層，所述共形層充當用於矽化的固體金屬源。在氣相沈積技術中，ALD具有在低溫下提供高共形性之優點。共形性與低溫兩者可確保對矽化程度之精確控制，且保持所設計之電晶體接面深度，從而增加良率。
    ALD型製程乃是基於前驅物化學物之受控的自限制表面反應機制。藉由交替地且順序地將前驅物饋送至反應腔室中來避免氣相反應。例如藉由在反應物脈衝之間移除反應腔室中之過量反應物及/或反應物副產物而使氣相反應物在反應腔室中彼此分離。
    簡言之，通常在降低壓力下，將基板裝載至反應腔室中，且將基板加熱至合適沈積溫度。將沈積溫度維持為低於前驅物熱分解溫度，但溫度足夠高到以避免反應物之冷凝且提供用於所要表面反應之活化能的位準。當然，任一ALD反應之適當溫度範圍將取決於所涉及之表面終止及反應物種類。
    將第一反應物以氣相脈衝形式引導至腔室中，且使第一反應物與包括三維結構之基板的表面接觸。較佳選擇條件，使得約僅一單層之前驅物以自限制方式吸附於基板表面上。時常藉由諸如氮氣或氬氣之惰性氣體的脈衝來淨化反應腔室中的過量第一反應物及反應副產物(若存在的話)。
    淨化反應腔室意謂：諸如藉由用真空泵排空腔室及/或藉由用諸如氬氣或氮氣之惰性氣體置換反應器內的氣體，將氣相前驅物及/或氣相副產物自反應腔室移除。典型淨化時間是自約0.05秒至20秒，更佳在約1秒與10秒之間，且再更佳地在約1秒與2秒之間。然而，諸如當需要在極高縱橫比結構或具有複雜表面形態之其他結構之上沈積層時，必要時可利用其他淨化時間。熟習此項技術者可易於基於特定情況判定適當脈衝輸送時間。
    將第二氣態反應物脈衝輸送至腔室中，第二氣態反應物在腔室中與結合至表面之第一反應物起反應。較佳借助於惰性氣體將過量第二反應物及表面反應之氣態副產物淨化出反應腔室。重複脈衝輸送及淨化步驟，直至所要厚度之薄膜已形成於基板上為止，其中每一循環留下僅分子單層。一些ALD製程可具有三個或三個以上前驅物脈衝交替之更複雜交替順序，其中每一前驅物對生長膜層貢獻元素。反應物亦可以從其自身脈衝或以前驅物脈衝中供應，以對所黏附配位體及/或游離副產物進行剝離或去除，而非對膜層貢獻元素。另外，不需要所有循環為相等同的。舉例而言，可藉由偶然添加第三反應物脈衝(例如，每五個循環一次)使二元膜摻雜有第三元素，以便控制膜之化學計量，且可在沈積期間改變頻率以便對膜組成物分級。
    如上文所提及，每一脈衝或每一循環之階段較佳為自限制的。在每一階段中供應過量反應物前驅物以使易受影響之結構表面飽和。表面飽和確保反應物佔用所有可用反應位點(例如，經受物質大小或「空間障礙」約束)，且因此確保極佳階梯覆蓋。在一些配置中，可藉由例如允許反應物脈衝之重疊以針對共形性對沈積速度進行折衷(藉由允許一些CVD型反應)來調整自限制行為之程度。具有在時間及空間上良好分離之反應物的理想ALD條件提供近乎完美之自限制行為且因此提供最大共形性，但空間障礙現象導致每循環小於一分子層。受限CVD反應與自限制ALD反應混合可提昇沈積速度。
    可使用之合適反應器的實例包含市售ALD裝置，諸如，可購自ASM America,Inc(Phoenix，Arizona)及ASM Europe B.V.(Almere,Netherlands)之F-120®反應器、Pulsar®反應器及Advance® 400系列反應器。除該些ALD反應器之外，亦可使用能夠以ALD方式生長薄膜的許多其他種類之反應器，包含配備有用於脈衝輸送前驅物之適當裝置及構件的CVD反應器。在一些實施例中，使用流動型之ALD反應器。較佳地，反應物保持分離直至到達反應腔室為止，使得前驅物之共用線路得以最小化。然而，其他配置也是可能的，諸如使用如2004年8月30日申請之美國申請案第10/929,348號及2001年4月16日申請之美國申請案第09/836,674號中所描述的預反應腔室，所述兩個美國申請案之揭露內容以引用之方式併入本文中。
    下文描述之銻及金屬氧化物ALD製程可視情況在反應器或連接至叢集工具(cluster tool)之反應空間中進行。在叢集工具中，因為每一反應空間專用於一類型之製程，所以每一模組中之反應空間的溫度可保持恆定，與在每一運程之前將基板加熱至高達製程溫度的反應器相比較，此情形改良產出率。
    獨立反應器可配備有承載追蹤機制(load-lock)。在此狀況下，不必要在每一運作程序之間使反應空間冷卻。 界面層
    如上所述，選擇界面層，使得界面層之沈積並不誘發底層矽之氧化，界面膜保護矽以免在金屬氧化物之後續沈積期間氧化，且界面膜准許金屬及/或矽跨越界面之迅速遷移而無需不當能量注入。因此，在金屬氧化物沈積之條件下，界面之材料並不與底層矽或金屬氧化物前驅物起反應(以抑制稍遲矽化反應之方式)。介入界面層可保持完整，或可在金屬氧化物至金屬之初始還原期間變為部分擴散。較佳地，界面層並不形成矽化物，或不能夠在製程條件下形成矽化物。一些薄(例如，小於5奈米)半導體層良好地充當界面層。界面層可為元素膜，或可為數個元素膜之混合物。為了維持完美薄層以使對矽化反應之干擾最小化同時確保完全覆蓋，較佳使用諸如CVD或ALD之共形沈積製程。
    在一些實施例中，鍺膜(較佳為磊晶鍺膜)沈積於基板的至少暴露的矽窗上，作為暴露的矽區之上的界面層。可藉由CVD(例如，藉由提供鍺烷(GeH4)及氫氣(H2))來進行鍺沈積。對條件之仔細控制(諸如，提供清潔的無氧化物矽表面)可使鍺磊晶生長於暴露的矽表面上。此外，可選擇性地在暴露的矽之上執行鍺沈積，此是由於與在氧化物之上的情形相比較，鍺本質上更易於在矽之上成核，且HCl或Cl2之添加可輔助選擇性。在將經圖案化基板加載至沈積腔室中之後，可首先藉由高溫(例如，600℃或更高)烘焙製程提供清潔矽界面，所述高溫烘焙製程為已知的用於達成使原生氧化物及其他污染物昇華的技術。在烘焙製程之後，基板溫度一般減小至Ge沈積溫度(例如，450℃或更低)，在此期間，可藉由排除反應器中之氧氣及濕氣或藉由少量流動供應諸如二氯矽烷(DCS)或其他矽或鍺前驅物之表面活性化合物來防止再氧化，如例如美國專利第7,238,595號中所揭露，所述專利之整個揭露內容以引用之方式併入本文中。接著進行純鍺在矽之上的沈積，例如使用揭露於美國專利第7,329,593號中之種子階段沈積及後續較高速率沈積，所述專利之整個揭露內容以引用之方式併入本文中。
    鍺界面層較佳要足夠厚以避免底層矽在金屬氧化物之後續沈積期間氧化。同時，該層要足夠薄以在形成金屬鍺化物時並不消耗掉上覆金屬氧化物之所有金屬，且足夠薄使得所得金屬鍺化物容許金屬擴散通過從而與底層矽起反應。舉例而言，鍺界面層可在約1奈米與5奈米之間。然而，甚至更厚之鍺界面層也可允許底層矽之擴散及矽化。下文之實例2及圖8顯示7奈米至15奈米之鍺膜允許所產生金屬鍺化物下方矽化。在單獨實驗中，亦觀測到4奈米之鍺膜允許底層Si之矽化。
    在另一實施例中，上覆金屬氧化物與鍺界面層之厚度使得金屬鍺化消耗掉金屬之供應，或退火之程度受到限制，且少量矽化或沒有矽化發生於金屬鍺化物下方。在該些狀況下，所得結構可為矽基板與接觸插塞之間的金屬鍺化物，而無介入金屬矽化物。在一些配置中，亦有可能使用足夠厚之鍺界面層以留下一些未反應之鍺。
    不同於矽基板有SiO傾向於干擾矽化，目前已顯示沈積於鍺之上之金屬氧化物有效地與鍺起反應形成金屬鍺化物，而無來自氧化物之干擾。然而，為斑點狀且不潔的氧化鍺會導致非均勻性，使得可能需要在金屬氧化物沈積之前自鍺表面清掉任何原生氧化物(取決於界面形成與鍺化間的環境之純度)。舉例而言，化學處理及/或退火可易於移除相對揮發性的原生GeO。此後故意形成GeO2層或進行鍺表面之其他改質，可提供用於後續金屬氧化物沈積之較平滑之起始表面，並在金屬鍺化物下方獲得更好界面。
    如上文所述及下文之詳細論述，若基板本身是厚度足夠用於形成元件之鍺基板或磊晶鍺層，則不需要沈積單獨界面層。參見下文之實例3、圖9及附帶描述。
    在一些實施例中，界面層包括電摻雜劑層。如上所述，2010年10月25日申請之國際申請案第PCT/US10/53982號揭露藉由ALD沈積電摻雜劑層及電摻雜劑之合金層的方法，所述申請案之整個揭露內容以引用之方式併入本文中。下文提供銻(Sb)及鍺銻(GeSb)之實例作為用於使金屬氧化物之後續ALD或CVD成核以及用於允許在固相矽化反應中金屬及矽跨越界面遷移的尤其合適之界面層。關於製程及前驅物之其他細節因此可見於所併入之國際申請案中。
    在一些實施例中，較佳不使用電漿，藉由ALD來沈積元素銻(Sb)膜。
    發現適合用於無電漿之ALD製程中的銻前驅物允許元素銻之沈積。在一些實施例中，元素銻可用作相變材料。在一些實施例中，銻沈積循環亦可結合其他材料之沈積循環來使用。可選擇循環比以控制所沈積膜中之化學計量(包含Sb含量)以達成具有所要組成物及結構的膜。舉例而言，可沈積包括Sb-Te、Ge-Sb-Te及Ge-Sb的膜。
    圖6為根據一實施例之用於形成銻薄膜之方法600的流程圖。根據一些實施例，藉由包括多個銻沈積循環之ALD型製程在反應腔室中在基板上形成元素銻薄膜，每一沈積循環包括：將包括第一銻前驅物之第一氣相反應物脈衝提供至反應腔室中，以在基板上形成僅約單一分子層之銻前驅物(611)；移除反應腔室中的過量第一反應物(613)；將包括第二銻前驅物之第二氣相反應物脈衝提供至反應腔室中，使得第二銻前驅物與基板上之第一銻前驅物起反應以形成銻(615)；及移除反應腔室中的過量第二反應物及反應副產物(若存在的話)(617)。
    此可稱為銻沈積循環。每一銻沈積循環通常形成至多約一單層銻。重複銻沈積循環，直至形成所要厚度之膜為止(619)。在一些實施例中，在金屬氧化物沈積之前，形成自約10埃至約2000埃較佳自約20埃至約60埃之銻膜以用作界面層。
    儘管所說明銻沈積循環以供應第一銻前驅物開始，但在其他實施例中，沈積循環以供應第二銻前驅物開始。熟習此項技術者應理解，第一銻前驅物及第二銻前驅物之供應在ALD循環中可互換。
    在一些實施例中，可藉由停止銻前驅物之流動同時繼續諸如氮氣或氬氣之惰性載送氣體的流動來移除反應腔室中的反應物及反應副產物。
    在較佳實施例中，第一銻前驅物具有式SbX3，其中X為鹵素元素。更佳地，銻源為SbCl3、SbBr3、SbF3或SbI3。最佳地，銻源為SbCl3。
    在一些實施例中，反應物並不包含氧源。術語「氧源」指代通常用於沈積金屬氧化物之ALD中的包括氧之反應物，諸如，水、臭氧、醇、氧原子、氧電漿及氧自由基。在較佳實施例中，反應物並不包含水、臭氧或醇。
    較佳地，第二反應物為具有式Sb(SiR1R2R3)3之銻前驅物，其中R1、R2及R3為包括一或多個碳原子之烷基。可基於前驅物之所要物理性質(諸如，揮發性、蒸氣壓、毒性等)而選擇R1、R2及R3烷基。
    在一些實施例中，第一銻前驅物為SbCl3，且第二銻前驅物為Sb(SiEt3)3或Sb(SiMe3)3。
    形成銻薄膜沈積期間之基板溫度較佳小於250℃，且更佳小於200℃，且甚至更佳低於150℃。
    反應器之壓力可取決於用於沈積之反應器而變化很大。通常，反應器壓力低於標準周圍壓力。
    熟習此項技術者可基於選定前驅物之性質而判定最佳反應物蒸發溫度。可藉由本文中所描述之方法合成的諸如Sb(SiEt3)3之第二銻前驅物之蒸發溫度通常為約85℃。諸如SbCl3之第一銻前驅物之蒸發溫度通常為約30℃至35℃。
    熟習此項技術者可基於選定前驅物之性質及所沈積Sb薄膜之所要性質經由常規實驗而判定最佳反應物脈衝時間。較佳地，脈衝輸送第一銻反應物及第二銻反應物歷時約0.05秒至10秒，更佳約0.2秒至4秒，且最佳約1秒至2秒。移除過量反應物及反應副產物(若存在的話)之淨化步驟的長度較佳為約0.05秒至10秒，更佳約0.2秒至4秒，且最佳約1秒至2秒。
    元素銻薄膜之生長速率將取決於反應條件而變化。如下文所描述，在初始實驗中，生長速率在約0.3埃/循環與約0.5埃/循環之間變化。
    在實驗中，使用SbCl3與(SiEt3)3Sb之交替及順序脈衝形成元素銻薄膜。應用1000個循環。元素銻薄膜形成於具有原生氧化物之鹼石灰玻璃及矽基板上。Sb(SiEt3)3在室溫下為液體，且在85℃之溫度下自敞式舟蒸發。沈積期間之基板溫度為95℃。SbCl3前驅物之脈衝長度及淨化長度分別為1秒及2秒。在2秒之淨化長度情況下，Sb(SiEt3)3之脈衝長度在0.5秒與2.0秒之間變化。在0.5秒、1.0秒及2.0秒脈衝長度之(Et3Si)3Sb下沈積的Sb膜之每循環平均生長速率分別為0.35A/循環、0.45A/循環及0.45A/循環。所沈積銻膜為清澈的及鏡樣的。
    銻膜之低掠角XRD(gracing incidence XRD；GIXRD)圖案顯示多晶銻膜，其中所有反射經識別為菱形晶系Sb(黑銻粉，PDF 00-035-0732)。亦藉由能量分散X射線(energy dispersive x-ray；EDX)量測來研究所沈積膜。EDX量測確認：膜基本上由銻組成，其中無氯存在於所沈積膜中。膜厚度為約45奈米。
    在一些實施例中，藉由不使用電漿的ALD形成GexSby薄膜。圖7為根據一實施例說明用於形成Ge-Sb薄膜之方法700的流程圖。藉由包括多個Ge-Sb沈積循環之ALD型製程在基板上形成Ge-Sb薄膜，每一沈積循環包括：將包括鍺前驅物之第一氣相反應物脈衝提供至反應腔室中，以在基板上形成僅約單一分子層之鍺前驅物(721)；移除反應腔室中的過量第一反應物(723)；將包括銻前驅物之第二氣相反應物脈衝提供至反應腔室，使得銻前驅物與基板上之鍺前驅物起反應(725)；及移除反應腔室中的過量第二反應物及反應副產物(若存在的話)(727)。
    此可稱為Ge-Sb沈積循環。每一Ge-Sb沈積循環通常形成至多約一單層Ge-Sb。重複Ge-Sb沈積循環，直至形成所要厚度之膜為止(729)。在一些實施例中，形成自約10埃至約2000埃較佳自約20埃至約60埃之Ge-Sb膜以在金屬氧化物沈積之前用作界面層。
    GexSby膜之x值及y值以及組成物可變化。在一些實施例中，x與y小於1。在一些實施例中，x與y之總和等於約1，或100(若x值及y值表達為百分比)。
    儘管所說明Ge-Sb沈積循環以供應鍺前驅物開始，但在其他實施例中，沈積循環以供應銻前驅物開始。
    在一些實施例中，可藉由停止鍺或銻前驅物之流動同時繼續諸如氮氣或氬氣之惰性載送氣體的流動來移除反應腔室中的反應物及反應副產物。
    較佳地，鍺源為GeX2或GeX4，其中X為鹵族元素。較佳地，鍺之氧化狀態為+II。在一些實施例中，鍺源為GeBr2。在一些實施例中，鍺源為具有配位體(諸如，二氧六環配位體)之鹵化鍺。較佳地，具有配位體之鍺源為二鹵化鍺錯合物，更佳為二鹵化鍺二氧六環錯合物GeCl2．C4H8O2。
    銻前驅物可為上文所描述之銻前驅物中的任一者。較佳地，第二銻前驅物具有式Sb(SiR1R2R3)2，其中R1、R2及R3為包括一或多個碳原子之烷基。可基於前驅物之所要物理性質(諸如，揮發性、蒸氣壓、毒性等)而選擇R1、R2及R3烷基。
    形成Ge-Sb薄膜期間之基板溫度較佳小於250℃，且更佳小於200℃，且甚至更佳低於100℃。若需要非晶形薄膜，則可使溫度甚至進一步降低至處於約90℃或低於約90℃。在一些實施例中，沈積溫度可低於約80℃，低於約70℃，或甚至低於約60℃。
    熟習此項技術者可基於選定前驅物之性質而判定最佳反應物蒸發溫度。
    熟習此項技術者可基於選定前驅物之性質及所沈積Ge-Sb薄膜之所要性質經由常規實驗而而判定最佳反應物脈衝時間。
    較佳地，脈衝輸送鍺反應物及銻反應物歷時約0.05秒至10秒，更佳約0.2秒至4秒，且最佳約1秒至4秒。移除過量反應物及反應副產物(若存在的話)之淨化步驟較佳為約0.05秒至10秒，更佳約0.2秒至4秒。在類似於在分批ALD反應器中之一些狀況下，脈衝時間及淨化時間可變化更大，且可使用甚至約數分鐘的較長脈衝時間。
    在一些實施例中，所沈積Ge-Sb薄膜為非晶形的。在一些實施例中，所沈積Ge-Sb薄膜為結晶的。
    在一些實施例中，可將所沈積Ge-Sb膜退火。
    進行實驗，以使用Sb(SiEt3)3作為銻源且使用GeCl2．C4H8O2作為鍺源、使用包括以下各者之沈積循環在大約95℃下在基板上沈積Ge-Sb膜：4秒GeCl2．C4H8O2脈衝；6秒淨化(purge)；2秒Sb(SiEt3)3脈衝；及2秒淨化。
    每循環生長速率計算為約0.23埃/循環。X射線繞射圖結果指示：所沈積膜為非晶形的。能量分散X射線(EDX)分析顯示：所沈積膜為Ge0.82Sb0.18(82 at% Ge及18 at% Sb)。 金屬氧化物之ALD
    根據一些實施例，藉由氣相沈積製程(諸如，藉由包括多個脈衝輸送循環之ALD型製程)在界面層上形成金屬氧化物薄膜，每一循環包括：將汽化金屬前驅物脈衝輸送至反應腔室中以在基板上形成金屬前驅物之至多分子單層，淨化反應腔室以移除過量金屬前驅物及反應副產物(若存在的話)，將包括氧源之第二反應物的脈衝提供至基板上，淨化反應腔室以移除過量第二反應物，及在基板之第一表面上之金屬前驅物層與第二反應物之間的反應中形成之任何氣態副產物，及重複脈衝輸送及淨化步驟，直至已形成所要厚度之金屬氧化物薄膜為止。
    薄金屬氧化物膜通常包括單一金屬氧化物之多個單層。然而，在其他實施例中，最終金屬結構可包括兩種或兩種以上不同金屬氧化物。舉例而言，生長可以沈積第一金屬氧化物開始，且以沈積第二金屬氧化物結束。在其他實施例中，可沈積交替之金屬氧化物層。
    金屬氧化物較佳是由下列Ni、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Co、Cu、Fe、Ru、Ir、Rh、Pd及Pt氧化物所構成的族群中選出，且在一些狀況下(諸如，在IrO2或RuO2之狀況下)可為導電的。
    熟習此項技術者可選擇合適金屬前驅物。一般而言，金屬結合或配位至氧、氮、碳或其組合之金屬化合物為較佳的。在一些實施例中，金屬前驅物為有機化合物。更佳地，使用β二酮、β二酮亞胺化合物、脒化合物、胺基醇鹽、酮亞胺或環戊二烯基化合物，或其衍生物。在一些實施例中，使用X(acac)y或X(thd)y化合物，其中X為金屬，y一般但不必介於2與3之間，且thd為2,2,6,6-四甲基-3,5-庚二酮基。合適β二酮亞胺(例如，Ni(pda)2)化合物之一些實例在美國專利公開案第2009-0197411 A1號中提及，所述公開案之揭露內容以全文併入本文中。合適脒化合物(例如，Ni(1Pr-AMD)2)之一些實例在美國專利公開案第2006-0141155 A1號中提及，所述公開案之揭露內容以全文併入本文中。合適胺基醇鹽化合物之一些實例在美國專利公開案第2008-0171890 A1號中提及，所述公開案之揭露內容以全文併入本文中。
    當沈積氧化鎳薄膜時，較佳金屬前驅物可由下列鎳β二酮化合物、鎳β二酮亞胺化合物、鎳脒化合物、鎳環戊二烯基化合物、鎳羰基化合物及其組成物所構成的族群中選出。鎳前驅物亦可包括一或多個鹵化物配位體。在較佳實施例中，前驅物為鎳β二酮亞胺化合物，諸如雙(4-N-乙胺基-3-戊烯-2-N-乙基亞胺基)鎳(II)[Ni(EtN-EtN-pent)2]；鎳酮亞胺，諸如雙(3Z)-4-正丁基胺基-戊-3-烯-2-酮-鎳(II)；鎳脒化合物，諸如甲基環戊二烯基-異丙基乙脒-鎳(II)；鎳β二酮化合物，諸如Ni(acac)2、Ni(thd)2；或鎳環戊二烯基化合物，諸如Ni(cp)2、Ni(Mecp)2、Ni(Etcp)2，或其衍生物，諸如甲基環戊二烯基-異丙基乙脒-鎳(II)。在更佳實施例中，前驅物為雙(4-N-乙胺基-3-戊烯-2-N-乙基亞胺基)鎳(II)。
    在一些實施例中，自Ni前驅物及氧源(類似水、臭氧、氧電漿、氧自由基或氧原子)之交替及順序脈衝沈積氧化鎳(較佳NiO)。Ni前驅物較佳包括β二酮或β二酮亞胺化合物，且更佳為Ni(acac)2。在一些實施例中，Ni前驅物具有至少一Ni-N鍵。反應溫度較佳小於約300℃，更佳小於約200℃。在一些實施例中，在Ni(cp)2之狀況下，反應溫度可例如在約60℃至約150℃之範圍內。
    在ALD型製程中使用之金屬前驅物在標準條件(室溫及大氣壓力)下可為固體、液體或氣態材料，其限制條件為：金屬前驅物在其被引導至反應腔室中並與基板表面接觸之前呈氣相。「將汽化前驅物脈衝輸送至基板上」意謂，將前驅物蒸氣引導至腔室中歷時有限時間週期。通常，脈衝輸送時間為自約0.05秒至10秒。然而，取決於基板類型及其表面積，脈衝輸送時間可甚至高於10秒。
    較佳地，對於單一晶圓ALD反應器中之300毫米晶圓，脈衝輸送金屬前驅物歷時自約0.05秒至10秒，更佳歷時自約0.1秒至5秒，且最佳歷時自約0.3秒至3.0秒。較佳脈衝輸送含氧前驅物歷時自約0.05秒至10秒，更佳歷時自約0.1秒至5秒，最佳歷時自約0.2秒至3.0秒。然而，脈衝輸送時間在一些狀況下可為約數分鐘。熟習此項技術者可易於基於特定情況而判定最佳脈衝輸送時間。
    熟習此項技術者可判定金屬前驅物之質量流量速率。在一實施例中，對於300毫米晶圓上之沈積，金屬前驅物之流量速率較佳(但不限於)在約1標準立方公分/分鐘與1000標準立方公分/分鐘之間。金屬前驅物之質量流量速率通常低於氧源之質量流量速率，氧源之質量流量速率通常(但不限於)在約10標準立方公分/分鐘與10000標準立方公分/分鐘之間，更佳在約100標準立方公分/分鐘至2000標準立方公分/分鐘之間，且最佳在約100標準立方公分/分鐘至1000標準立方公分/分鐘之間。
    反應腔室中之壓力通常介於約0.01毫巴至20毫巴，更佳自約1毫巴至約10毫巴。然而，在一些狀況下，如熟習此項技術者可易於判定，壓力將高於或低於此範圍。
    氧源可為含氧氣體脈衝，且可為氧氣與不活潑氣體(諸如，氮氣或氬氣)之混合物。在一些實施例中，氧源可為含分子氧之氣體脈衝。氧源氣體之較佳氧含量為自約10%至25%。因此，一氧源可為空氣。在一些實施例中，氧源為分子氧。在一些實施例中，氧源包括活化或激發之氧物質。在一些實施例中，氧源包括臭氧。氧源可為純臭氧，或臭氧、分子氧及另一氣體(例如，諸如氮氣或氬氣之不活潑氣體)的混合物。臭氧可藉由臭氧產生器來產生，且最佳借助於某一種類之惰性氣體(諸如，氮氣)或借助於氧氣將臭氧引入至反應空間中。在一些實施例中，以自約5體積%至約40體積%且較佳自約15體積%至約25體積%的濃度來提供臭氧。在其他實施例中，氧源為氧電漿。
    如上文所提及，金屬氧化物ALD製程通常包括金屬前驅物與包括氧源之反應物的交替脈衝。可例如藉由將臭氧或臭氧與另一氣體之混合物脈衝輸送至反應腔室中來提供氧源脈衝。在其他實施例中，例如藉由經由電弧引導含氧氣體而在反應器內部形成臭氧。在其他實施例中，在反應器中形成含氧電漿。在一些實施例中，可在基板之上或在極接近基板處就地形成電漿。在其他實施例中，在遠端電漿產生器中於反應腔室上游形成電漿，且將電漿產物導引至反應腔室以接觸基板。如熟習此項技術者將瞭解，在遠端電漿之狀況下，可使至基板之路徑最佳化以在到達基板之前使電中性物質最大化並使離子存活最小化。
    在開始膜之沈積之前，通常將基板加熱至合適生長溫度。較佳地，金屬薄膜之生長溫度小於約400℃，更佳地小於約350℃，且甚至更佳小於約200℃。較佳沈積溫度可取決於諸如但不限於以下各者之諸多因素而變化：反應物前驅物、壓力、流量速率、反應器配置，及包含待沈積材料之性質的基板之組成物。熟習此項技術者可使用常規實驗來選擇特定生長溫度。
    處理時間取決於待產生之層的厚度及膜之生長速率。在ALD中，將薄膜之生長速率判定為每一循環之厚度增加。一循環基本由前驅物之脈衝輸送步驟及淨化步驟組成，且一循環之持續時間通常在約0.2秒與30秒之間，更佳在約1秒與10秒之間，但在一些狀況下，例如，在存在大表面積及體積之狀況下，一循環之持續時間可為約數分鐘或更大。
    藉由ALD在界面層之上沈積諸如氧化鎳之金屬氧化物，以形成共形薄膜，其厚度在約1奈米與約200奈米之間、較佳在約3奈米與約100奈米之間。如上文所描述，在一些實施例中，在垂直表面及水平表面之上共形地沈積金屬氧化物。儘管以NiO沈積來描述，但可輕易調整方法以沈積其他金屬氧化物。如先前所論述，金屬氧化物之沈積在如下反應空間中發生：反應空間維持在小於約300℃，更佳小於約250℃且甚至更佳小於約200℃，且維持在約0.01毫巴與約20毫巴之間，更佳在約1毫巴與約10毫巴之間。在某些實施例中，藉由ALD進行之沈積包括使基板與氣相金屬源化學物及氣相氧源化學物接觸。此情形可藉由順序地將金屬源化學物或氧源化學物在另一者之前脈衝輸送至反應空間中來進行。在某些實施例中，可在金屬源化學物與氧源化學物之順序脈衝之間將淨化氣體引入至反應空間中，以輔助移除反應空間中的過量反應物及反應副產物(若存在的話)。在某些實施例中，淨化可借助於真空泵發生。在其他實施例中，若惰性載送氣體用以幫助使金屬源化學物或氧源化學物流動，則惰性氣體亦可充當淨化氣體。
    金屬源化學物可包括Ni、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Co、Cu、Fe、Ru、Ir、Rh、Pd及Pt。氧源化學物可由下列O2、H2O、O3、氧電漿、氧自由基或氧原子或反應性氧氣所構成的族群中選出。藉由藉由ALD沈積金屬氧化物，將金屬氧化物置放為在至少一位置(但較佳多個區)處與界面層直接接觸，且界面層因此防止底層矽直接暴露至金屬氧化物沈積之氧化環境。 金屬氧化物之CVD
    熟習此項技術者將瞭解，不需要藉由ALD沈積金屬氧化物，且亦可使用其他共形技術(例如，CVD)。例如可藉由已知技術(諸如，供應金屬有機鎳源與氧化源)進行氧化鎳之CVD。
    CVD製程通常涉及兩種或兩種以上反應物之間的氣相反應。可將反應物同時提供至反應空間或基板。可加熱基板或反應空間以促使氣態反應物之間進行反應。當將反應物提供至反應空間時，CVD沈積發生。在一些實施例中，提供反應物，直至沈積具有所要厚度之薄膜為止。在一些實施例中，可使用循環CVD，其中多個循環用以沈積具有所要厚度之薄膜。在一些實施例中，一或多種電漿反應物可用於CVD製程中。
    在一些實施例中，可將ALD製程修改為部分CVD製程。在一些實施例中，可將ALD製程修改為脈衝輸送CVD製程。在一些實施例中，修改ALD製程以使用反應物之重疊或部分重疊脈衝。在一些實施例中，修改ALD製程以使用諸如低於0.1秒之極短淨化時間(取決於反應器)。在一些實施例中，修改ALD製程以根本不使用淨化。在一些實施例中，在金屬反應物脈衝之後不使用淨化。在一些實施例中，在氧反應物脈衝之後不使用淨化。在一些實施例中，在金屬反應物脈衝或氧反應物脈衝之後不使用淨化。 還原及固態反應
    如上所述，金屬氧化物還原至金屬之還原可以與使用適度還原環境(例如，H2或H2/N2)、在足以透過界面層實現矽化之溫度下(例如，大於約250℃，更佳大於約300℃，且在一些實施例中為400℃或更大或者甚至500℃或更大)的矽化反應同時進行。在其他配置中，還原的進行可獨立於矽化，尤其使用更強還原劑在較低溫度下。下文提供關於還原及矽化反應之更多細節及選項。
    不管是與固相反應同時抑或在固相反應之前，均將諸如氧化鎳之金屬氧化物層還原成金屬。在某些實施例中，如在整個揭露內容以引用之方式併入本文中的美國專利第6,921,712號中所論述，使金屬氧化物層與氣相還原劑接觸，氣相還原劑可包含H2、NH3、含氫電漿、氫自由基或氫原子及反應性有機化合物，所述反應性有機化合物含有由下列醇(-OH)、醛(-CHO)及羧酸(-COOH)所構成的族群中選出的至少一官能基。與金屬至氧之鍵相比較，氣相還原劑與金屬氧化物層中之氧形成更強鍵。因此，氣態還原劑能夠奪取結合至金屬氧化物之氧且因此在基板表面上留下元素金屬層。此還原步驟可在約25℃與約400℃之間的溫度下執行，且具有高還原率、在約1秒與約1000秒之間的操作時間及低碳或氫雜質含量的益處。熟習此項技術者將認識到，可藉由此項技術中已知之其他方法(諸如，藉由H2電漿、甲酸或乙醇)將金屬氧化物層還原成金屬。
    在一實施例中，藉由暴露至能夠移除金屬氧化物中之氧的有機還原劑來還原NiO層，從而在基板上留下元素鎳。較佳地，藉由暴露至呈蒸氣形式之有機還原劑來還原NiO層。
    將含有待還原之氧化鎳層之基板置放於諸如ALD反應腔室的反應空間中，且將反應空間排空成真空。較佳使有機還原劑汽化，並視情況借助於諸如氮氣之惰性載送氣體將有機還原劑饋送至反應空間。在一實施例中，使用包括兩種或兩種以上還原劑之氣相混合物。
    較佳使還原劑蒸氣在低壓下與基板接觸，藉此將氧化鎳層至少部分地還原成鎳金屬，且使還原劑氧化。通常，接著藉由惰性載送氣體淨化反應空間以移除未反應之有機還原劑及反應產物及/或副產物。
    氧化鎳與有機還原劑之間的反應可在廣泛溫度範圍內(甚至低達室溫下)進行。較佳地，在低溫下進行與有機還原劑之反應。動力學因數及氧自氧化鎳至鎳表面之擴散速率設定可成功應用之實際製程溫度的下限。反應空間中之溫度較佳在200℃至450℃更佳在300℃至430℃且甚至更佳在310℃至400℃的範圍內。在一些狀況下，諸如極薄金屬氧化物膜之狀況下，還原溫度可甚至低於200℃。舉例而言，在含氫電漿、氫自由基或氫原子之狀況下，可在自約20℃至約450℃之溫度下執行還原。若並非就地進行還原及後續製程步驟，則還原溫度可小於400℃。還原及矽化亦可同時發生。
    反應空間中之壓力較佳為自0.01毫巴至20毫巴，更佳為自1毫巴至10毫巴。
    處理時間將根據待還原之層的厚度而變化。具有高達300奈米至400奈米之厚度的氧化鎳層可在大約3分鐘至5分鐘內得到還原。對於具有大約0.1奈米至10奈米之厚度的層，處理時間為約數秒。在電漿還原之狀況下，還原可稍快。
    根據一實施例，藉由一或多種有機還原劑將NiO還原成鎳。有機還原劑較佳具有由下列醇(-OH)、醛(-CHO)及羧酸(-COOH)所構成的族群中選出的至少一官能基。
    該些還原劑具有如下優點：反應副產物為揮發性的，且可易於自反應空間移除。在氧化鎳之還原中，還原劑被氧化。因此，醇被氧化成醛及酮，醛被氧化成羧酸，且羧酸被氧化成二氧化碳。取決於特定反應物，水可成為氣態副產物。
    該些龐大源化學物分子在金屬氧化物膜內部不易擴散。因此，還原反應僅在金屬氧化物層之表面處發生。氣態副產物並非形成於膜內部，而僅形成於表面處。藉此保持金屬膜之結構完整性，且避免針孔形成於膜中。
    含有至少一醇基團之還原劑較佳是由下列一級醇、二級醇、三級醇、多羥基醇、環狀醇、芳族醇、鹵化醇及醇之其他衍生物所構成的族群中選出。
    較佳一級醇具有附著至碳原子之-OH基，所述碳原子結合至另一碳原子，詳言之，根據通式(I)之一級醇：R1-OH (I)
    其中R1為直鏈或分支鏈C1至C20烷基或烯基，較佳為甲基、乙基、丙基、丁基、戊基或己基。較佳一級醇之實例包含甲醇、乙醇、丙醇、丁醇、2-甲基丙醇及2-甲基丁醇。
    較佳二級醇具有附著至碳原子之-OH基，所述碳原子結合至兩個其他碳原子。詳言之，較佳二級醇具有通式(II)：
    其中每一R1是由下列直鏈或分支鏈C1至C20烷基及烯基(較佳為甲基、乙基、丙基、丁基、戊基或己基)所構成的族群中獨立地選出。較佳二級醇之實例包含2-丙醇及2-丁醇。
    較佳三級醇具有附著至碳原子之-OH基，所述碳原子結合至三個其他碳原子。詳言之，較佳三級醇具有通式(III)：
    其中每一R1是由下列直鏈或分支鏈C1至C20烷基及烯基(較佳為甲基、乙基、丙基、丁基、戊基或己基)所構成的族群中獨立地選出。較佳三級醇之實例為第三-丁醇。
    諸如二醇及三醇之較佳多羥基醇具有如上文所描述之一級醇基團、二級醇基團及/或三級醇基團。較佳多羥基醇之實例為乙二醇及丙三醇。
    較佳環狀醇具有-OH基附著至至少一碳原子，所述至少一碳原子為具有1個至10個碳原子(更佳具5個至6個碳原子)環的一部分。
    較佳芳族醇具有附著至苯環或側鏈中之碳原子的至少一-OH基。較佳芳族醇之實例包含苄醇、o-甲酚、p-甲酚及m-甲酚及間苯二酚。
    較佳鹵化醇具有通式(IV)：CHnX3-n-R2-OH (IV)
    其中X是由下列F、Cl、Br及I所構成的族群中選出，n為自0至2之整數，且R2是由下列直鏈或分支鏈C1至C20烷基及烯基(較佳為甲基、乙基、丙基、丁基、戊基或己基)所構成的族群中選出。更佳地，X是由下列F及Cl所構成的族群中選出，且R2是由下列甲基及乙基所構成的族群中選出。較佳鹵化醇之實例為2,2,2-三氟乙醇。
    醇之其他較佳衍生物包含胺，諸如甲基乙醇胺。
    含有至少一醛基(-CHO)之較佳還原劑是由下列具有通式(V)之化合物、具有通式(VI)之鏈烷二醇化合物、鹵化醛及醛之其他衍生物所構成的族群中選出。
    因此，在一實施例中，較佳還原劑為具有通式(V)之醛：R3-CHO (V)
    其中R3是由下列氫及直鏈或分支鏈C1至C20烷基及烯基(較佳為甲基、乙基、丙基、丁基、戊基或己基)所構成的族群中選出。更佳地，R3是由下列甲基或乙基所構成的族群中選出。根據通式(V)之較佳化合物的實例為甲醛、乙醛及丁醛。
    在另一實施例中，較佳還原劑為具有通式(VI)之醛：OHC-R4-CHO (VI)
    其中R4為直鏈或分支鏈C1至C20飽和或不飽和烴。或者，醛基團可直接結合至彼此(R4為空)。
    含有至少一-COOH基之較佳還原劑較佳是由下列具有通式(VII)之化合物、聚羧酸、鹵化羧酸及羧酸之其他衍生物所構成的族群中選出。
    因此，在一實施例中，較佳還原劑為具有通式(VII)之羧酸：R5-COOH (VII)
    其中R5為氫或直鏈或分支鏈C1至C20烷基或烯基，較佳為甲基、乙基、丙基、丁基、戊基或己基，更佳為甲基或乙基。根據式(VII)之較佳化合物的實例為甲酸及乙酸，最佳為甲酸(HCOOH)。
    但是本案也涵蓋其他還原方法。在一實施例中，藉由用H2電漿進行處理來還原氧化鎳。簡言之，將包括氧化鎳之基板置放反應腔室(諸如ALD反應腔室)中。將包括H2之氣體混合物流入腔室中，且施加射頻(Radio Frequency；RF)電力以在H2氣體中產生電漿放電。電漿放電使氧化鎳還原，從而留下元素鎳。須小心處理而避免損害鎳表面或其他暴露的基板表面。
    在另一實施例中，藉由在高溫下將氧化鎳暴露至H2氣體或合成氣體來使氧化鎳還原。簡言之，將包括氧化鎳之基板置放於反應腔室中。允許H2氣體流入反應腔室中。將反應腔室之溫度設定為在約200℃與600℃之間，更佳在約300℃與500℃之間。已發現，藉由適度還原劑在該些高溫下進行之還原同時實現矽化，從而消除後續矽化退火。
    在金屬氧化物獨立地還原成金屬而無矽化或具有不完全矽化之情況下，接著使基板在矽化溫度(亦即，發生金屬層至矽化物之轉換所在之溫度)下退火。舉例而言，矽化溫度為發生鎳層至NiSix之轉換所在之溫度。在一些實施例中，轉換之溫度在約200℃與約300℃之間。較佳地，退火為快速熱退火，其中進行加熱歷時小於約2分鐘，更佳小於約1分鐘。與藉由例如沈積製程形成之類似膜相比較，藉由退火形成之矽化物膜能夠更佳地黏附至底層矽基板且具有更大擴散邊界。應瞭解，在某些實施例中，矽化物膜較佳應接觸底層源極區及汲極區。
    亦應瞭解，可在與先前金屬氧化物層沈積及/或還原相同之反應空間中執行退火步驟。亦可在不同於用於沈積及/或還原之反應空間的退火台中執行退火步驟。此退火台可為例如可購自ASM International N.V.(Bilthoven,The Netherlands)之Levitor®系統反應器。根據Levitor®設計之反應器描述於整個揭露內容以引用之方式併入本文中的美國專利第6,183,565號中。
    在使用鍺界面層之一些實施例中，可發生金屬鍺化物(例如，NiGex)之形成。取決於所沈積金屬氧化物層及鍺界面層之厚度，可能消耗所有鍺界面層以形成金屬鍺化物(例如，NiGex)，且來自金屬氧化物之額外金屬亦可與底層矽起反應以形成金屬矽化物(例如，NiSix)。舉例而言，若金屬氧化物層較厚，且鍺界面層較薄，則金屬氧化物將首先消耗鍺層並形成金屬鍺化物，且接著擴散穿過金屬鍺化物以消耗一些底層矽從而形成金屬矽化物。有利地，由金屬氧化物之還原形成的金屬鍺化物可避免金屬鍺化物之中間高電阻率相。因為NiGe形成在與NiO開始還原並釋放氧之溫度相同的溫度下開始，所以防止了非所要相(諸如，Ni5Ge3)之形成。如此項技術中所已知(參見Gaudet等人之J.Appl.Phys.100(2006)034306)，當元素金屬與鍺在固相鍺化中起反應時，首先在較低溫度下形成較高電阻率Ni5Ge3，繼之在較高溫度下形成NiGe。
    在另一實施例中，上覆金屬氧化物及鍺界面層之厚度使得金屬的供應被金屬鍺化消耗掉，或退火之程度受到限制，少量矽化或無矽化發生於金屬鍺化物下方。舉例而言，若金屬氧化物層較薄且鍺層較厚，則可能為如下情形：不形成金屬矽化物，僅形成金屬鍺化物。在該些狀況下，所得結構可為金屬鍺化物位於矽基板與接觸插塞之間，而無介入金屬矽化物。
    在再一實施例中(參見下文之實例3及圖9)，直接在矽之上的鍺基板或鍺磊晶層之上提供金屬氧化物，使得鍺變成基板之上表面，且不提供單獨界面層。在此狀況下，所得結構可具有金屬鍺化物位在鍺基板或磊晶鍺與接觸插塞之間，且金屬鍺化物可用以提供至鍺半導體區之歐姆接觸。理想地，金屬氧化物中之金屬之量或鍺化退火之程度不足以完全消耗鍺或電晶體接面。至鍺電晶體區之金屬鍺化物接觸層的實例可見於例如http：//www.electrochem.org/meetings/scheduler/abstracts/216/2395.pdf處。相對於習知製程而言，使用金屬氧化物作為金屬鍺化之來源有利於實現更共形沈積且因此實現更均勻之鍺化，且亦避免高電阻率鍺化物相的中間物形成。 金屬矽化物或鍺化物之摻雜
    在一些實施例中，諸如NiSi或NiGe之金屬矽化物或金屬鍺化物可例如摻雜一或多種金屬(諸如鉑(Pt))。在沈積金屬矽化物或鍺化物中之主要金屬之前、期間或之後，沈積摻雜劑，使得在退火之後形成具有所要摻雜劑濃度的主要金屬之金屬矽化物或鍺化物。
    在一些實施例中，沈積包括矽化物或鍺化物之主要金屬的金屬氧化物，諸如氧化鎳。舉例而言，可藉由ALD製程之多個循環來沈積主要金屬氧化物，在所述循環中，如上文所描述(主要金屬氧化物沈積循環)，交替地且順序地使基板與金屬反應物及氧化劑之氣相脈衝接觸。在主要金屬氧化物沈積循環之前、期間或緊於之後提供一或多個摻雜劑氧化物沈積循環。在主要金屬氧化物之CVD沈積的狀況下，可在氧化物沈積之後進行摻雜劑沈積循環。
    可本質上如上文針對主要金屬氧化物沈積所描述來進行摻雜劑氧化物沈積。然而，與主要金屬氧化物之ALD(若使用的話)相比較，將使用較少ALD循環，此是由於與主要金屬相比較較少摻雜劑將存在於矽化物或鍺化物中。
    為了達成所要摻雜劑濃度，以所要比率沈積主要金屬氧化物與摻雜劑金屬氧化物。在沈積主要金屬氧化物及摻雜劑金屬氧化物之後，如本文中所描述，使氧化物還原，並進行矽化及/或鍺化。在一些實施例中，可在沈積摻雜劑氧化物及隨後還原成摻雜劑之前，使主要金屬氧化物還原成金屬。在其他實施例中，同時沈積主要金屬氧化物與摻雜劑氧化物兩者並接著使其還原。類似地，可與主要金屬氧化物及摻雜劑金屬氧化物中之一者或兩者的還原並行地發生矽化及/或鍺化。在其他實施例中，可在主要金屬氧化物與摻雜劑氧化物兩者之還原之後發生矽化及/或鍺化。
    在一些實施例中，可直接沈積主要金屬及摻雜劑中的一者或兩者，而非藉由沈積氧化物並使氧化物還原來沈積。在一些實施例中，沈積主要金屬氧化物，且直接在主要金屬氧化物上沈積金屬摻雜劑。可接著使主要金屬氧化物還原，且進行矽化及/或鍺化。在一些實施例中，可以所要比率沈積主要金屬及摻雜劑金屬，而不形成介入氧化物。接著藉由退火來進行矽化及/或鍺化。在所有狀況下，形成包括所要量之摻雜劑的矽化物或鍺化物。
    在一些實施例中，形成經鉑摻雜之鎳矽化物或鎳鍺化物。結合用於沈積PtOx之一或多個ALD循環來使用用於形成NiO的ALD循環。可在NiO循環之前或之後間歇地提供PtOx循環，以獲得所要摻雜劑含量。亦即，以與主要金屬沈積循環(諸如，NiO)之所要比率進行摻雜劑沈積循環(諸如，PtOx)，以便獲得具有所要摻雜劑濃度的經摻雜金屬膜。在沈積之後，使NiO及PtOx還原。還原(在氧化物沈積之狀況下)及退火以形成矽化物及鍺化物可如本文中在其他處所描述。退火用以形成經鉑摻雜之NiS或NiGe。
    在一些實施例中，形成金屬鉑膜而非沈積PtOx。用於沈積金屬鉑膜之實例描述於以下參照案中：Aaltonen等人之Chemistry of Materials(2003年)(卷數：15，期號：9，出版商：American Chemical Society，頁數：1924至1928)，及Hämäläinen等人之Chemistry of Materials(2008年)(卷數：20，期號：21，頁數：6840至6846)，所述參照案之揭露內容以全文併入本文中。類似地，在一些實施例中，例如如本文中所描述，可直接沈積鎳，而不形成介入氧化物。因此，在一些實施例中，可以與鉑沈積循環之所要比率來使用鎳沈積循環。在沈積之後，藉由退火形成經鉑摻雜之NiSi或NiGe。
    摻雜劑含量可表達為膜中之總金屬含量的百分比，例如，Ni/(Ni+Pt)。在一些實施例中，所沈積膜中之比率為約0至10%、0至20%，或約0至50%。
    在一些實施例中，摻雜劑之生長是藉由ALD進行，且因此為自限制的；因此在每一循環中獲得跨越基板表面之高達單層摻雜劑之均勻分佈。
    當鉑用作摻雜劑時，用於沈積Pt及/或PtOx之較佳金屬前驅物包含鉑之環戊二烯基化合物，諸如(三甲基)甲基環戊二烯基鉑(IV)；及鉑之β二酮化合物，諸如乙醯丙酮酸鉑(II)，及雙(2,2,6,6-四甲基-3,5-庚二酮基)鉑(TI)，及其衍生物。 藉由ALD進行之Ni的沈積
    在一些實施例中，可藉由交替地且順序地使基板與鎳前驅物及一或多種額外反應物之氣相脈衝接觸來沈積鎳薄膜。在一些實施例中，反應為受控表面反應。可沈積高度共形薄鎳膜。儘管本文中本質上在矽化情形下進行描述，但熟習此項技術者將瞭解，藉由氣相沈積製程進行之鎳膜沈積可應用於許多不同情形下，例如，作為用於碳奈米管生長之催化劑。
    在一些實施例中，藉由包括多個脈衝輸送循環之氣相沈積製程來在基板上形成鎳薄膜，每一循環包括：將汽化鎳前驅物脈衝輸送至包括基板之反應空間中以在基板表面上形成鎳前驅物層；淨化反應空間以移除過量鎳前驅物及反應產物(若存在的話)；將第二反應物脈衝提供至反應空間，其中第二反應物與鎳前驅物起反應以形成鎳；及淨化反應空間以移除過量第二反應物及在第二反應物與鎳前驅物之間的反應中形成之任何氣態副產物。
    重複循環，直至已形成具有所要厚度之鎳薄膜為止。
    在一些實施例中，每一反應為自限制的，且達成藉由單層生長進行之單層。該些反應可稱為「真實ALD」反應。在一些該些實施例中，鎳前驅物可以自限制方式吸附於基板表面上。第二反應物又將與所吸附鎳前驅物起反應以在基板上形成至多單層鎳。
    然而，在一些實施例中，提供ALD型反應，其中可能存在某一前驅物分解，但生長飽和。亦即，在一些實施例中，儘管某一量之膜生長可能由鎳前驅物在一些沈積溫度下之熱分解引起，但當利用第二反應物時，較佳達成飽和生長。此反應為ALD型反應的實例。在該些ALD型反應中，可沈積具有良好均勻性及相對較少雜質之膜。
    在一些實施例中，發生一或多種前驅物(詳言之，鎳前驅物)之熱分解。在該些狀況下，生長速率可能並不隨著脈衝輸送時間增加而達到完全平穩。確切而言，生長速率可隨著增加之脈衝輸送時間而繼續上升，但生長速率可隨著不斷增加之脈衝輸送時間而更緩慢增加。因此，在一些實施例中，使用經脈衝輸送之CVD型沈積製程，其中交替地且單獨地提供反應物，但可發生一些氣相反應。較佳地，選擇條件，使得表面受控分解為用於分解之機制，其導致良好均勻性及良好階梯覆蓋。亦可選擇反應條件，使得維持對反應之良好控制，從而導致具有低雜質之良好品質膜。
    因此，在一些實施例中，沈積溫度低於鎳前驅物之熱分解溫度，而在其他實施例中，沈積溫度可處於或高於熱分解溫度。
    圖25為根據一實施例說明用於形成鎳薄膜之方法1100的流程圖。藉由包括多個鎳沈積循環之ALD型製程在反應腔室中在基板上形成元素鎳薄膜，每一沈積循環包括：將包括第一鎳前驅物之第一氣相反應物脈衝提供至反應腔室中，以在基板上形成鎳前驅物層(1110)；移除反應腔室中的過量第一反應物(1120)；將第二氣相反應物脈衝提供至反應腔室(1130)，使得第二反應物以自限制方式與基板上之第一鎳前驅物起反應以形成鎳；及移除反應腔室中的過量第二反應物及反應副產物(若存在的話)(1140)。
    此可稱為鎳沈積循環。每一鎳沈積循環通常形成至多約一單層鎳。在沈積溫度高於鎳前驅物之分解溫度的一些狀況下，可在每一鎳沈積循環中形成一個以上單層鎳。重複鎳沈積循環，直至形成所要厚度之膜為止(1150)。
    儘管所說明鎳沈積循環以供應第一鎳前驅物開始，但在其他實施例中，沈積循環以供應第二反應物開始。熟習此項技術者應理解，第一鎳前驅物及第二反應物之供應在ALD循環中為可互換的。
    在一些實施例中，可藉由停止反應物之流動同時繼續諸如氮氣或氬氣之惰性載送氣體之流動來移除反應腔室中的反應物及反應副產物。
    熟習此項技術者可選擇合適鎳前驅物。一般而言，金屬結合或配位至氧、氮、碳或其組合之鎳化合物為較佳的。在一些實施例中，鎳前驅物為有機化合物。在一些實施例中，鎳前驅物可由下列鎳β二酮化合物、鎳β二酮亞胺化合物、鎳胺基醇鹽化合物、鎳脒化合物、鎳環戊二烯基化合物、鎳羰基化合物及其組成物所構成的族群中選出。在一些實施例中，使用X(acac)y或X(thd)y化合物，其中X為金屬，y一般但不必介於2與3之間，且thd為2,2,6,6-四甲基-3,5-庚二酮基。合適β二酮亞胺(例如，Ni(pda)2)化合物之一些實例在美國專利公開案第2009-0197411 A1號中提及，所述公開案之揭露內容以全文併入本文中。合適脒化合物(例如，Ni(1Pr-AMD)2)之一些實例在美國專利公開案第2006-0141155 A1號中提及，所述公開案之揭露內容以全文併入本文中。
    鎳前驅物亦可包括一或多個鹵化物配位體。在較佳實施例中，前驅物為鎳β二酮亞胺化合物，諸如雙(4-N-乙胺基-3-戊烯-2-N-乙基亞胺基)鎳(II)[Ni(EtN-EtN-pent)2]；鎳酮亞胺，諸如雙(3Z)-4-正丁基胺基-戊-3-烯-2-酮-鎳(II)；鎳脒化合物，諸如甲基環戊二烯基-異丙基乙脒-鎳(II)；鎳β二酮化合物，諸如Ni(acac)2、Ni(thd)2；或鎳環戊二烯基化合物，諸如Ni(cp)2、Ni(Mecp)2、Ni(Etcp)2，或其衍生物，諸如甲基環戊二烯基-異丙基乙脒-鎳(II)。在更佳實施例中，前驅物為雙(4-N-乙胺基-3-戊烯-2-N-乙基亞胺基)鎳(II)。
    在一些實施例中，第一鎳前驅物為雙(4-N-乙胺基-3-戊烯-2-N-乙基亞胺基)鎳(II)。
    在一些實施例中，第二反應物選自氫氣及合成氣體。
    在其他實施例中，第二反應物可為醇，諸如EtOH。
    在一些實施例中，第二反應物為有機還原劑。有機還原劑較佳具有由下列(如上文所提及)醇(-OH)或醛(-CHO)或羧酸(-COOH)所構成的族群中選出的至少一官能基。
    含有至少一醇基團之還原劑可由下列一級醇、二級醇、三級醇、多羥基醇、環狀醇、芳族醇、鹵化醇及醇之其他衍生物所構成的族群中選出。
    較佳一級醇具有附著至碳原子之-OH基，所述碳原子結合至另一碳原子，詳言之，根據通式(I)之一級醇：R1-OH (I)
    其中R1為直鏈或分支鏈C1至C20烷基或烯基，較佳為甲基、乙基、丙基、丁基、戊基或己基。較佳一級醇之實例包含甲醇、乙醇、丙醇、丁醇、2-甲基丙醇及2-甲基丁醇。
    較佳二級醇具有附著至碳原子之-OH基，所述碳原子結合至兩個其他碳原子。詳言之，較佳二級醇具有通式(II)：
    其中每一R1是由下列直鏈或分支鏈C1至C20烷基及烯基(較佳為甲基、乙基、丙基、丁基、戊基或己基)所構成的族群中獨立地選出。較佳二級醇之實例包含2-丙醇及2-丁醇。
    較佳三級醇具有附著至碳原子之-OH基，所述碳原子結合至三個其他碳原子。詳言之，較佳三級醇具有通式(III)：
    其中每一R1是由下列直鏈或分支鏈C1至C20烷基及烯基(較佳為甲基、乙基、丙基、丁基、戊基或己基)所構成的族群中獨立地選出。較佳三級醇之實例為第三-丁醇。
    諸如二醇及三醇之較佳多羥基醇具有如上文所描述之一級醇基團、二級醇基團及/或三級醇基團。較佳多羥基醇之實例為乙二醇及丙三醇。
    較佳環狀醇具有-OH基附著至至少一碳原子，所述碳原子為具有1個至10個碳原子(更佳5個至6個碳原子)之環的一部分。
    較佳芳族醇具有附著至苯環或側鏈中之碳原子的至少一-OH基。較佳芳族醇之實例包含苄醇、o-甲酚、p-甲酚及m-甲酚及間苯二酚。
    較佳鹵化醇具有通式(IV)：CHnX3-n-R2-OH (IV)
    其中X是由下列F、Cl、Br及I所構成的族群中選出，n為自0至2之整數，且R2是由下列直鏈或分支鏈C1至C20烷基及烯基(較佳為甲基、乙基、丙基、丁基、戊基或己基)所構成的族群中選出。更佳地，X是由下列F及Cl所構成的族群中選出，且R2是由下列甲基及乙基所構成的族群中選出。較佳鹵化醇之實例為2,2,2-三氟乙醇。
    可使用之醇的其他衍生物包含胺，諸如甲基乙醇胺。
    含有至少一醛基(-CHO)之較佳還原劑是由下列具有通式(V)之化合物、具有通式(VI)之鏈烷二醇化合物、鹵化醛及醛之其他衍生物所構成的族群中選出。
    因此，在一些實施例中，還原劑為具有通式(V)之醛：R3-CHO (V)
    其中R3是由下列氫及直鏈或分支鏈C1至C20烷基及烯基(較佳為甲基、乙基、丙基、丁基、戊基或己基)所構成的族群中選出。更佳地，R3是由下列甲基或乙基所構成的族群中選出。根據式(V)之較佳化合物的實例為甲醛、乙醛及丁醛。
    在其他實施例中，還原劑為具有通式(VI)之醛：OHC-R4-CHO (VI)
    其中R4為直鏈或分支鏈C1至C20飽和或不飽和烴。或者，醛基團可直接結合至彼此(R4為空)。
    含有至少一-COOH基之還原劑可由下列具有通式(VII)之化合物、聚羧酸、鹵化羧酸及羧酸之其他衍生物所構成的族群中選出。
    因此，在一些實施例中，較佳還原劑為具有通式(VII)之羧酸：R5-COOH (VII)
    其中R5為氫或直鏈或分支鏈C1至C20烷基或烯基，較佳為甲基、乙基、丙基、丁基、戊基或己基，更佳為甲基或乙基。根據式(VII)之較佳化合物的實例為甲酸及乙酸，最佳為甲酸(HCOOH)。
    在一些實施例中，第三反應物用於ALD循環中。在一些實施例中，用於沈積鎳薄膜之ALD型製程包括鎳反應物、有機還原劑及氫氣或合成氣體(諸如N2中之5%或10% H2)的交替及順序脈衝。一此實施例說明於圖26中。藉由包括多個鎳沈積循環之ALD型製程在反應空間中在基板上形成元素鎳薄膜，每一沈積循環包括：將包括第一鎳前驅物之第一氣相反應物脈衝提供至反應空間中，以在基板上形成鎳前驅物層(1210)；移除反應空間中的過量第一反應物(1220)；將第二氣相反應物脈衝提供至反應空間(1230)，使得第二反應物與基板上之第一鎳前驅物起反應以形成鎳，其中第二反應物為如上文所描述之有機還原劑，諸如乙醇；移除反應空間中的過量第二反應物及反應副產物(若存在的話)(1240)；將第三氣相反應物脈衝提供至反應空間(1250)，其中第三反應物為氫氣或合成氣體；及移除反應空間中的過量第三反應物及反應副產物(若存在的話)(1260)。
    儘管所說明鎳沈積循環以供應第一鎳前驅物開始，繼之順序地供應有機還原劑及氫氣或合成氣體，但在其他實施例中，可改變供應反應物之次序。舉例而言，沈積循環可以供應第二反應物或第三反應物開始。在其他實施例中，可顛倒供應有機還原劑及氫氣或合成氣體之次序。熟習此項技術者應理解，第一鎳前驅物以及第二反應物及第三反應物之供應在ALD循環中為可互換的。此外，在一些實施例中，藉由諸如本文中關於其他實施例所描述之該些還原劑的另一還原劑替換有機還原劑及/或氫氣或合成氣體中的一或多者。
    較佳在自約100℃至約400℃之溫度下進行鎳膜沈積。在一些實施例中，溫度是自約150℃至約350℃。在其他實施例中，溫度是自約200℃至約350℃。
    在一些實施例中，諸如N2或氬氣之載送氣體用以提供反應物中之一或多者。在一些實施例中，載送氣體流量速率是自約100標準立方公分/分鐘至約400標準立方公分/分鐘。
    在實例6中描述使用各種ALD型製程沈積鎳膜之實例。
    使用藉由ALD或ALD型反應進行之Ni沈積的矽化及鍺化
    圖24說明根據一些額外實施例之矽化製程，其中例如如本文中所描述藉由ALD或ALD型製程直接在矽或鍺之上沈積鎳，繼之進行退火以形成鎳矽化物或鎳鍺化物。首先，提供具有暴露的矽區之基板(1010)。雖然將製程示意性地說明為裸露毯覆式矽結構或晶圓，但「自行對準」製程在圖案化基板具有暴露的矽區及非矽區的應用中當然更有用。通常，使矽區暴露且使矽區在後續沈積之前經受原生氧化物清潔製程。此外，可使用包括鍺、暴露的鍺之基板。
    本質上如本文中所描述，藉由ALD在矽1010之上沈積(1040)鎳層1020。在一些實施例中，如所說明，直接在矽1010之上沈積鎳1020。然而，在一些實施例中，可在沈積鎳層1020之前，在矽之上沈積摻雜劑。在一些實施例中，形成小於單層之摻雜劑。在其他實施例中，可沈積一或多個單層。參見例如以全文引用之方式併入本文中的美國專利2009/0214767。在一些實施例中，可直接在矽上沈積摻雜劑，且可直接在摻雜劑上沈積鎳。在其他實施例中，如本文中所描述，可將摻雜劑與鎳層一起沈積，或在鎳層之上沈積摻雜劑。
    在沈積之後，藉由退火來進行(1050)矽化以形成鎳矽化物(NiSi)層1030。可例如在200℃或更高、300℃或更高、400℃或更高或甚至500℃或更高之溫度下進行退火。在一些實施例中，在350℃或更高之溫度下進行退火。退火時間可為例如1分鐘、2分鐘、3分鐘、4分鐘、5分鐘、6分鐘、7分鐘、8分鐘、9分鐘、10分鐘或10分鐘以上，且可經調整以提供具有所要性質(諸如，厚度及電阻率)的NiSi膜。在一些實施例中，在溫和還原環境中(例如，在存在氫氣或合成氣體之情況下)進行退火。
    在一些實施例中，利用包括暴露的鍺區之基板，代替具有暴露的矽區之基板，且本質上如上文針對矽化所描述，在沈積鎳層之後進行鍺化。
    在矽化及/或鍺化反應之後，可蝕刻基板以自基板表面移除未轉換之鎳或其他材料並暴露NiSi或NiGe。 矽化後退火
    在某些實施例中，可執行額外轉換步驟以將金屬矽化物自一相轉換成所要相。舉例而言，熟習此項技術者將理解，NiSix可指代Ni2Si、NiSi、NiSi2或三者之組合。由於NiSi具有相對較低之電阻率，因此熟習此項技術者可選擇將任何剩餘NiSix轉換成NiSi。在一些實施例中，可在與金屬氧化物沈積步驟及/或退火步驟相同之反應空間中進行轉換步驟。在其他實施例中，可在單獨反應空間中執行轉換步驟。可較佳在約200℃與約500℃之間的溫度、約0.01毫巴與約10毫巴之間的壓力及自約5秒至約1000秒下進行轉換步驟。 實例1
    使用以下各者來進行實驗：用於界面層之銻的ALD、繼之以界面層之上的金屬氧化物的ALD、繼之以實現金屬氧化物之還原與底層矽經由界面層之矽化兩者的還原環境中的退火。
    首先，將5公分×5公分矽<100>基板浸泡於1%含水HF溶液中從而用於原生氧化物清潔。接著使用F-120研究規模反應器在100℃下藉由ALD沈積Sb。藉由介入淨化交替地脈衝輸送SbCl3及(EtsSi)3Sb歷時100個循環。對於SbCl3，反應物脈衝長度/淨化長度為1/3，且對於(EtsSi)3Sb，反應物脈衝長度/淨化長度為2/3。隨後，藉由交替地脈衝輸送雙(4-N-乙胺基-3-戊烯-2-N-乙基亞胺基)鎳(II)與O3而在160℃下於波霎2000 ALCVD原型反應器中藉由ALD沈積NiO。將1秒之脈衝持續時間及4秒之淨化持續時間用於兩種反應物，且執行2000個循環。在500℃、1大氣壓部分壓力下對合成氣體(5% H2/95% N2)進行沈積後退火歷時1分鐘。在退火之後，將樣本浸泡於4：1 H2SO4：H2O2溶液中歷時5分鐘以移除所有剩餘Ni或NiO。
    使用可購自PANalytical B.V.(Almelo,the Netherlands)之X'PERT PRO MPD繞射儀來研究結晶度。所得結構之X射線繞射圖指示僅來自NiSi及底層矽基板之反射。未發現NiO或Ni峰值。在矽化之前於PVD Ni下使用界面Sb層的實驗之後，如藉由Wong等人之「International Symposium on VLSI Technology, Systems and applications(VLSI-TSA)」(Hsinchu,Taiwan 2008年4月21日至23日)，第36至37頁)中所揭露，Sb層過薄而不產生反射，但假定在NiSi/Si界面處已分離。對於單一數字重量百分比敏感之EDS掃描顯示，在NiSi膜中無可發覺量之碳、氯、氮或氫。使用4點探針來量測樣本之~5歐姆/□的薄層電阻。EELS掃描顯示表面中的很少量之氧，此很可能歸因於處理後之空氣中之氧化。可忽略量之氧在整體膜上。EDS顯示在Si/NiSix界面與表面兩者中的一些量之Sb。 實例2
    使用以下各者來進行實驗：用於界面層之磊晶鍺、繼之以界面層之上的金屬氧化物的ALD、繼之以實現金屬氧化物之還原、界面層之鍺化及底層矽經由界面層之矽化的還原環境中的退火。
    藉由使用自約150秒至約210秒之沈積時間在350℃下藉由CVD在矽上沈積具有自約7奈米厚度至約15奈米之厚度的連續鍺膜。鍺膜之表面粗糙度為約0.6奈米。藉由交替地脈衝輸送雙(4-N-乙胺基-3-戊烯-2-N-乙基亞胺基)鎳(II)與O3而在160℃下於波霎2000 ALCVD原型反應器中藉由ALD沈積NiO。將1秒之脈衝持續時間及4秒之淨化持續時間用於兩種反應物，且執行2000個循環。在450℃、1大氣壓部分壓力下對合成氣體(5% H2/95% N2)進行沈積後退火歷時10分鐘。
    使用可購自PANalytical B.V.(Almelo,the Netherlands)之X'PERT PRO MPD繞射儀來研究結晶度。所得結構之X射線繞射圖(圖8)指示僅來自NiSi、NiGe及底層矽基板之反射。未發現NiO或Ni峰值。使用4點探針量測樣本之自約6歐姆/□至約11歐姆/□之薄層電阻。 實例3
    使用以下各者來進行實驗：厚度為1微米的矽上之磊晶鍺膜、繼之以鍺膜之上的金屬氧化物的ALD、繼之以實現金屬氧化物之還原與底層鍺之鍺化兩者的還原環境中的退火。
    藉由交替地脈衝輸送雙(4-N-乙胺基-3-戊烯-2-N-乙基亞胺基)鎳(II)與O3而在160℃下於波霎2000 ALCVD原型反應器中藉由ALD沈積NiO。將1秒之脈衝持續時間及4秒之淨化持續時間用於兩種反應物，且執行2000個循環。在高達600℃下在合成氣體(5% H2/95% N2)中使用可購自Anton Paar GmbH(Österich,Austria)之HTK 1200N烘箱及PANalytical X’PERT PRO MPD繞射儀來進行就地XRD。
    圖9說明X射線繞射(XRD)分析之結果，所述結果顯示使鍺之上的氧化鎳在不同溫度下退火之複合影像。NiO反射在250℃下消失，且NiGe在250℃至275℃下開始形成。值得注意地，顯著金屬鎳峰值不存在，從而指示完全反應。
    除藉由金屬氧化物之ALD或CVD給予之共形性之外，使用金屬氧化物作為用於鍺化之金屬之來源(不管如圖8之實施例中鍺為界面層抑或如圖9之實施例中鍺為基板)的另一優點為，可避免非所要之中間高電阻率相。 實例4
    進行實驗，其中藉由ALD在HF最後之矽(HF-last Si)上沈積銻夾層。使用基於O3之ALD製程在銻夾層之上沈積NiO。藉由在500℃下退火繼之以蝕刻來進行矽化。觀測到約5歐姆/平方公分之Rs。顯示由此實驗產生的矽基板之上之NiSi膜的顯微圖顯示於圖11中。 實例5
    進行實驗，其中藉由CVD在矽基板上沈積7奈米、11奈米及15奈米厚度的磊晶鍺膜。隨後藉由ALD在磊晶鍺上沈積40奈米厚的NiO。圖13顯示所得結構(矽之上的7奈米厚的鍺上的40奈米厚的NiO，位於合成氣體中)之HTXRD分析。自HTXRD分析，可估計出，NiO在大約~250℃下還原成金屬鎳。在250℃至350℃下，存在Ni、NixGe及/或NiSix相，且在高於350℃下，NiSi變為佔優勢相。
    在一些實驗中，沈積NiO繼之以在合成氣體中於450℃下退火，從而導致金屬氧化物之還原、底層鍺之鍺化及底層矽的矽化。如圖14中所說明，在退火之後，存在NiGe與NiSi兩者。使用25% H2SO4/30% H2O2(4：1)執行蝕刻。蝕刻移除NiGe，且僅剩餘NiSi(圖15)。
    在一些實驗中，調查研究退火時間對NiSi厚度及電阻率的影響。40奈米厚的NiO沈積於7奈米厚的鍺之上，7奈米厚的鍺又沈積於矽基板上。在合成氣體中進行退火歷時5分鐘。隨後使用H2SO4/30% H2O2(4：1)進行蝕刻。圖16說明400℃下NiSi厚度隨增加之退火時間的變化。圖17說明400℃下在各種退火時間下觀測到之電阻率。圖18A至圖18D顯示在400℃下使用5分鐘之退火時間以此方式製備之樣本的TEM(BF TEM)影像。圖19顯示自圖18A至圖18D中之樣本取得的EELS線掃描，以1奈米階梯大小及大約1奈米光點大小來取樣。 實例6
    使用雙(4-N-乙胺基-3-戊烯-2-N-乙基亞胺基)鎳(II))作為鎳前驅物在250℃至325℃下於波霎2000 ALCVD原型反應器(F-200)中沈積鎳膜。源溫度為110℃至115℃。用於雙(4-N-乙胺基-3-戊烯-2-N-乙基亞胺基)鎳(II)之脈衝長度/淨化長度始終為1秒/4秒。乙醇及/或合成氣體(10% H2/90% N2)用作還原反應物。將乙醇(99.7%)在裝載於源瓶中之前與分子篩儲存一整夜。研究載送氣體(N2)流量速率、沈積溫度及還原劑脈衝長度對膜生長行為的影響。使用橢圓儀量測膜厚度。使用PANalytical X'Pert Pro MPD繞射儀來研究結晶度。
    在一些實驗中，藉由反應腔室中之基板交替地且順序地與雙(4-N-乙胺基-3-戊烯-2-N-乙基亞胺基)鎳(II)及乙醇之氣相脈衝在285℃下接觸，來沈積鎳膜。檢視乙醇脈衝長度之影響(圖20)。改變乙醇淨化時間長度使得在每種狀況下鎳前驅物脈衝之間的持續時間為10秒。如圖20中所見，在無乙醇之情況下，平均生長速率為約0.04埃/循環。當引入乙醇時，當脈衝長度為1秒或更大情況下，平均生長速率在在約0.18埃/循環下飽和。膜非均勻性為約30%。使用約400標準立方公分/分鐘之載體流量速率。
    在另一組實驗中，藉由交替地且順序地使反應空間中之基板與雙(4-N-乙胺基-3-戊烯-2-N-乙基亞胺基)鎳(II)及合成氣體之氣相脈衝接觸來沈積鎳膜。圖21A顯示生長溫度對膜生長速率之影響，且圖21B顯示溫度對厚度非均勻性的影響。可見，當沈積溫度增加時，生長速率增加，且均勻性改良。亦觀測到，在285℃下，使用合成氣體生長之膜的結果幾乎等同於使用乙醇作為還原劑獲得的結果。
    額外實驗顯示，可藉由使用兩種還原劑來改良膜生長速率及厚度均勻性。藉由交替地且順序地使基板與雙(4-N-乙胺基-3-戊烯-2-N-乙基亞胺基)鎳(II)、乙醇及合成氣體脈衝以彼次序接觸來沈積鎳膜。使載送氣體流量速率降低(例如，自400標準立方公分/分鐘降低至100標準立方公分/分鐘)亦具有正面影響。圖22A顯示在ALD反應中使用單獨乙醇(菱形)及乙醇與合成氣體(正方形)情況下的沈積溫度對膜生長速率的影響，且圖22B顯示在使用單獨乙醇(菱形)及乙醇與合成氣體(正方形)情況下的沈積溫度對厚度非均勻性的影響。對於顯示於圖22A及圖22B中之實驗，除了在285℃下合成氣體脈衝為2.0秒外，乙醇及合成氣體之脈衝長度/淨化長度分別為2.0秒/4.0秒及0.5秒/10秒。載送氣體流量速率為100標準立方公分/分鐘。在約270℃之最小沈積溫度下獲得合理生長速率(0.4埃/循環)及厚度非均勻性(約10%)。
    藉由如圖23中所顯示之XRD量測來確認在270℃及285℃下沈積的膜中之金屬鎳之存在。
    所有所製備鎳膜為導電的。電阻率在數量級上比鎳之體積電阻率值(7.2微歐姆公分)高1至2個數量級。
    儘管主要乃針對在圖案化電晶體之上的自行對準矽化或鍺化狀況進行描述，但對於熟習此項技術者而言可理解：上文所描述之矽化及鍺化製程對於若干積體電路製造步驟中之任一者處及其他情形下的矽化及/或鍺化是有益的，且沈積鎳之製程將可應用於廣泛多種情形下。
    類似地，可在不偏離本發明之範疇的情況下對上文所描述之方法及結構進行各種其他修改、省略及添加。所有該些修改及改變意欲屬於如藉由附加申請專利範圍界定的本發明之範疇內。
    雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    10‧‧‧閘電極
    20‧‧‧閘極介電質
    30‧‧‧源極/源極區
    40‧‧‧汲極/汲極區
    50‧‧‧側壁間隔物
    60‧‧‧鎳膜
    70‧‧‧鎳矽化物
    80‧‧‧基板
    300‧‧‧平面電晶體
    305‧‧‧界面層
    310‧‧‧閘電極
    320‧‧‧閘極介電質
    330‧‧‧源極區
    340‧‧‧汲極區
    350‧‧‧介電側壁間隔物
    355‧‧‧場隔離
    360‧‧‧金屬層
    365‧‧‧金屬氧化物層
    370‧‧‧金屬矽化物
    380‧‧‧基板
    400‧‧‧平面電晶體
    405‧‧‧界面層
    410‧‧‧閘電極
    415‧‧‧介電罩
    430‧‧‧源極區
    440‧‧‧汲極區
    460‧‧‧金屬層
    465‧‧‧金屬氧化物層
    470‧‧‧金屬矽化物層
    490‧‧‧絕緣層
    492‧‧‧接觸介層孔
    500‧‧‧垂直電晶體
    505‧‧‧界面層
    510‧‧‧閘電極
    520‧‧‧閘極介電質
    530‧‧‧源極區
    535‧‧‧垂直延伸柱
    540‧‧‧汲極區
    560‧‧‧未反應金屬
    565‧‧‧金屬氧化物層
    570‧‧‧金屬矽化物
    590‧‧‧絕緣層
    600‧‧‧用於形成銻薄膜之方法
    700‧‧‧用於形成Ge-Sb薄膜之方法
    800‧‧‧矽基板
    810‧‧‧Sb夾層
    820‧‧‧NiO層
    830‧‧‧NiSi層
    900‧‧‧矽基板
    910‧‧‧鍺層
    920‧‧‧金屬氧化物層
    930‧‧‧鍺化物層
    940‧‧‧金屬矽化物
    1010‧‧‧矽
    1020‧‧‧鎳/鎳層
    1030‧‧‧鎳矽化物(NiSi)層
    1100‧‧‧用於形成鎳薄膜之方法
    圖1A至圖1D為部分製造之積體電路的示意性橫截面，所述圖說明根據先前技術之在電晶體之閘極區、源極區及汲極區的頂部上形成NiSix膜。
    圖2A及圖2B為說明根據本發明之特定實施例的製程流程之流程圖。
    圖3A至圖3C為平面電晶體之一系列示意性橫截面，所述圖說明根據本發明之一實施例的源極區/汲極區及閘極區之矽化。
    圖4A至圖4C為具有待於藉由厚夾層介電質進行絕緣之後形成的接點之電晶體的一系列示意性橫截面，所述圖說明根據另一實施例之源極區/汲極區的矽化。
    圖5A至圖5C為三維電晶體之一系列示意性橫截面，所述圖說明根據另一實施例的源極區/汲極區及垂直閘極側壁之矽化。
    圖6為說明用於藉由原子層沈積(ALD)沈積固體銻膜之順序的流程圖，固體銻膜在沈積金屬氧化物之前用作界面層。
    圖7為說明用於藉由ALD沈積鍺銻膜之順序的流程圖，鍺銻膜在沈積金屬氧化物之前亦可用作界面層。
    圖8為說明使Si之上的鍺界面層之上的NiO之堆疊退火之結果的X射線繞射圖，所述圖顯示NiSi、NiGe及Si之峰值及Ni或NiO無峰值。
    圖9為就地X射線繞射(x-ray diffraction；XRD)分析之圖表，所述圖表顯示對使厚鍺層之上之氧化鎳在5%合成氣體中在不同溫度下退火的晶體結構的影響。
    圖10說明用於使用銻夾層形成鎳矽化物的製程流程。
    圖11為使用圖10之製程流程形成的在矽基板之上的NiSi層的顯微圖。
    圖12說明用於使用鍺夾層形成鎳矽化物的製程流程。
    圖13為就地X射線繞射(XRD)分析之圖表，所述圖表顯示在合成氣體中對沈積於7奈米厚的鍺/矽上之40奈米厚的NiO退火之晶體結構的影響。
    圖14說明在於450℃下退火之後在11奈米厚的鍺/矽上沈積40奈米厚的NiO之後的基板之晶體結構。
    圖15說明在進行蝕刻以移除NiGe之後的相同基板之晶體結構。
    圖16為顯示在400℃下隨退火時間之NiSi厚度變化的曲線圖。
    圖17為顯示在400℃下隨退火時間之NiSi電阻率變化的曲線圖。
    圖18A至圖18D顯示Si之上之NiSi的四個TEM。NiSi是藉由在矽之上沈積7奈米厚的鍺繼之沈積40奈米厚的NiO且在400℃下進行退火而形成。藉由蝕刻移除NiGe。
    圖19顯示以1奈米階梯大小及大約1奈米光點大小自圖18A至圖18D中之樣本取得的EELS線掃描。
    圖20為顯示乙醇脈衝長度對來自雙(4-N-乙胺基-3-戊烯-2-N-乙基亞胺基)鎳(II)及乙醇之Ni生長速率之影響的曲線圖。
    圖21A為顯示生長溫度對來自雙(4-N-乙胺基-3-戊烯-2-N-乙基亞胺基)鎳(II)及合成氣體之鎳膜生長速率之影響的曲線圖。
    圖21B為顯示生長溫度對來自雙(4-N-乙胺基-3-戊烯-2-N-乙基亞胺基)鎳(II)及合成氣體之鎳膜均勻性之影響的曲線圖。
    圖22A為顯示沈積溫度對來自雙(4-N-乙胺基-3-戊烯-2-N-乙基亞胺基)鎳(II)、具有或不具有合成氣體之乙醇之鎳膜生長的影響的曲線圖。
    圖22B為顯示沈積溫度對鎳膜均勻性之影響的曲線圖。
    圖23為在285℃下沈積之鎳膜的低掠角XRD繞射圖，所述圖顯示金屬鎳之存在。
    圖24為藉由ALD型製程在矽基板之上沈積鎳之矽化製程的示意性說明。
    圖25為說明用於自Ni前驅物及第二前驅物沈積鎳之兩步驟ALD型製程的流程圖。
    圖26為說明用於自鎳前驅物、有機還原劑及合成氣體沈積鎳之三步驟ALD型製程的流程圖。
    权利要求:
    Claims (31)
    [1] 一種用於矽化之方法，其包括：提供具有至少一暴露的矽區之基板；沈積界面層在所述暴露的矽區上；藉由原子層沈積(ALD)或化學氣相沈積(CVD)在所述界面層之上沈積金屬氧化物膜；及加熱所述基板，以使用來自所述金屬氧化物膜之金屬在所述暴露的矽區之上形成金屬矽化物膜。
    [2] 如申請專利範圍第1項所述之方法，其中所述界面層包括銻(Sb)。
    [3] 如申請專利範圍第2項所述用於矽化之方法，其中電摻雜劑之固體層具有在約3奈米與5奈米之間的厚度。
    [4] 如申請專利範圍第2項所述用於矽化之方法，其中金屬源前驅物包括鎳。
    [5] 如申請專利範圍第1項所述用於矽化之方法，其中所述界面層包括半導體元素。
    [6] 如申請專利範圍第5項所述用於矽化之方法，其中所述界面層包括鍺層。
    [7] 如申請專利範圍第6項所述用於矽化之方法，其中所述界面層包括磊晶鍺層。
    [8] 如申請專利範圍第1項所述用於矽化之方法，其中所述界面層包括元素膜或多個元素膜之混合物。
    [9] 如申請專利範圍第1項所述用於矽化之方法，其進一步包括將所述金屬氧化物膜還原成金屬。
    [10] 如申請專利範圍第9項所述用於矽化之方法，其中加熱所述基板及還原是在還原環境中同時執行。
    [11] 如申請專利範圍第9項所述用於矽化之方法，其中加熱所述基板包括在放置所述基板之腔室中提供氫氣。
    [12] 如申請專利範圍第1項所述用於矽化之方法，其中藉由ALD沈積所述金屬氧化物膜包括交替地且順序地將所述基板暴露至金屬源前驅物及氧前驅物。
    [13] 如申請專利範圍第12項所述用於矽化之方法，其中所述金屬源前驅物包括鎳(Ni)、鈷(Co)、銅(Cu)、鐵(Fe)、釕(Ru)、銠(Rh)、鉑(Pt)及鈀(Pd)中的至少一者。
    [14] 如申請專利範圍第13項所述用於矽化之方法，其中所述金屬源前驅物包括鎳。
    [15] 如申請專利範圍第12項所述用於矽化之方法，其中所述氧源包括臭氧(O3)。
    [16] 如申請專利範圍第1項所述用於矽化之方法，其中所述金屬氧化物膜包括兩種不同金屬。
    [17] 一種用於半導體製造之方法，其包括：藉由原子層沈積在基板上沈積銻層，其中所述基板包含暴露的矽；藉由原子層沈積在所述銻層上沈積金屬氧化物膜；及利用來自所述金屬氧化物膜之金屬使所述暴露的矽矽化。
    [18] 如申請專利範圍第17項所述用於半導體製造之方法，其中所述金屬矽化物膜是由下列Ni2Si、NiSi、NiSi2所構成的族群中選出。
    [19] 如申請專利範圍第17項所述用於半導體製造之方法，其中所述基板包括三維結構。
    [20] 如申請專利範圍第17項所述用於半導體製造之方法，其中矽化包括藉由氣相還原劑將所述金屬氧化物膜還原成金屬膜且加熱所述基板。
    [21] 一種用於選擇性矽化之方法，其包括：以避免暴露的含矽區氧化的方式提供界面膜至所述暴露的含矽區之上；形成金屬氧化物薄膜在所述界面膜上，藉由CVD、經脈衝輸送之CVD或原子層沈積(ALD)或ALD型製程的至少一循環而形成，其中一循環包括：使基板與金屬源前驅物接觸，及使所述基板與氧源前驅物接觸；及使來自所述金屬氧化物膜之金屬與來自所述含矽區之矽起反應，以在所述含矽區的剩餘部分之上形成金屬矽化物膜。
    [22] 如申請專利範圍第21項所述用於選擇性矽化之方法，其中所述金屬源前驅物為鎳源前驅物。
    [23] 如申請專利範圍第21項所述用於選擇性矽化之方法，其中所述氧源前驅物是由下列各者所構成的族群中選出：O2、H2O、O3、氧電漿、氧自由基或氧原子或反應性氧氣。
    [24] 一種用於形成金屬鍺化物之方法，其包括：提供具有至少一暴露的鍺區之基板；沈積金屬氧化物膜在所述暴露的鍺區之上；及加熱所述基板，以使用來自所述金屬氧化物膜之金屬在所述暴露的鍺區之上形成金屬鍺化物膜。
    [25] 如申請專利範圍第24項所述用於形成金屬鍺化物之方法，其中加熱使所述金屬氧化物膜還原成金屬，並使所述金屬與來自所述暴露的鍺區的鍺起反應。
    [26] 一種用於形成金屬鍺化物之方法，其包括：提供具有至少一暴露的矽區之基板；沈積鍺層在所述暴露的矽區上；沈積金屬氧化物膜在鍺層之上；及加熱所述基板，以使用來自所述金屬氧化物膜之金屬在所述暴露的鍺區之上形成金屬鍺化物膜。
    [27] 如申請專利範圍第26項所述用於形成金屬鍺化物之方法，其中加熱進一步包括在所述金屬鍺化物下形成金屬矽化物。
    [28] 如申請專利範圍第26項所述用於形成金屬鍺化物之方法，其中所述鍺層藉由CVD來沈積。
    [29] 如申請專利範圍第26項所述用於形成金屬鍺化物之方法，其中所述金屬氧化物為氧化鎳。
    [30] 一種用於在基板上形成摻雜的金屬矽化物層之方法，其包括：提供具有至少一暴露的矽區之基板；沈積包括第一金屬之金屬膜在所述矽區之上，其中沈積所述金屬膜包括主要金屬原子層沈積型製程的多個循環；沈積包括第二金屬之摻雜劑膜在所述矽區之上，其中沈積所述摻雜劑膜包括摻雜劑原子層沈積型製程的一或多個循環；及使所述基板退火以形成所述第一金屬之金屬矽化物，所述第一金屬摻雜有所述第二金屬，其中所述主要金屬氧化物沈積之所述循環及所述摻雜劑氧化物沈積之所述循環以特定比率進行，以在所述摻雜的金屬矽化物層中達到所要摻雜劑濃度。
    [31] 如申請專利範圍第30項所述用於在基板上形成摻雜的金屬矽化物層之方法，其中所述第一金屬為鎳，且所述第二金屬為鉑。
    类似技术:
    公开号 | 公开日 | 专利标题
    KR101958381B1|2019-03-14|금속 실리사이드, 금속 저머나이드, 이들의 제조 방법 및 니켈 박막 퇴적
    US10553440B2|2020-02-04|Methods for depositing nickel films and for making nickel silicide and nickel germanide
    US7927942B2|2011-04-19|Selective silicide process
    US10847361B2|2020-11-24|Selective deposition of aluminum and nitrogen containing material
    KR20190098706A|2019-08-22|주기적 증착 공정의 기판 상에 루테늄 함유막을 증착하는 방법
    US7067407B2|2006-06-27|Method of growing electrical conductors
    US10199234B2|2019-02-05|Methods of forming metal silicides
    JP5280843B2|2013-09-04|金属化合物層の形成方法、及び金属化合物層の形成装置
    US10752645B2|2020-08-25|Method of forming a thin film
    KR20170104936A|2017-09-18|금속 규화물들의 선택적 형성
    US20120161252A1|2012-06-28|Forming conformal metallic platinum zinc films for semiconductor devices
    US10964792B1|2021-03-30|Dual metal capped via contact structures for semiconductor devices
    同族专利:
    公开号 | 公开日
    TW201638373A|2016-11-01|
    US20160035852A1|2016-02-04|
    US9129897B2|2015-09-08|
    US9634106B2|2017-04-25|
    KR101958381B1|2019-03-14|
    TWI568876B|2017-02-01|
    US10043880B2|2018-08-07|
    US20120302055A1|2012-11-29|
    TWI546405B|2016-08-21|
    TW201710542A|2017-03-16|
    US8871617B2|2014-10-28|
    KR20180114536A|2018-10-18|
    TWI634228B|2018-09-01|
    KR101907982B1|2018-10-15|
    KR101824127B1|2018-02-01|
    KR20120120902A|2012-11-02|
    US20190081149A1|2019-03-14|
    KR20180018598A|2018-02-21|
    US20120270393A1|2012-10-25|
    US20170352737A1|2017-12-07|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI555870B|2013-10-02|2016-11-01|田中貴金屬工業股份有限公司|利用化學氣相沉積法在矽基板上製備鎳薄膜以及在矽基板上製備矽化鎳薄膜的方法|
    TWI684667B|2014-12-22|2020-02-11|皮寇桑公司|沉積技術（一）|
    TWI736541B|2015-10-02|2021-08-21|荷蘭商Ａｓｍ Ｉｐ控股公司|形成金屬矽化物的方法|DE410873C|1923-08-18|1925-03-26|Neufeldt & Kuhnke Fa|Asynchronmaschine mit Kondensatoren zur Erzeugung des Magnetisierungstromes|
    GB368850A|1930-06-07|1932-03-14|Westinghouse Brake & Signal|Improvements relating to electric current rectifying devices|
    US4210608A|1974-05-13|1980-07-01|Uop Inc.|Manufacture of linear primary aldehydes and alcohols|
    SE393967B|1974-11-29|1977-05-31|Sateko Oy|Forfarande och for utforande av stroleggning mellan lagren i ett virkespaket|
    BE843167A|1975-06-24|1976-10-18||Refroidissement et decapage d'un fil machine lamine en continu|
    JPS6010673B2|1977-04-15|1985-03-19|Fujitsu Ltd||
    US4670110A|1979-07-30|1987-06-02|Metallurgical, Inc.|Process for the electrolytic deposition of aluminum using a composite anode|
    US4477296A|1982-09-30|1984-10-16|E. I. Du Pont De Nemours And Company|Method for activating metal particles|
    US4521952A|1982-12-02|1985-06-11|International Business Machines Corporation|Method of making integrated circuits using metal silicide contacts|
    US4605947A|1983-03-07|1986-08-12|Motorola Inc.|Titanium nitride MOS device gate electrode and method of producing|
    US4593307A|1983-06-30|1986-06-03|International Business Machines Corporation|High temperature stable ohmic contact to gallium arsenide|
    JPS6010673A|1983-06-30|1985-01-19|Fujitsu Ltd|Semiconductor device|
    US4604118A|1985-08-13|1986-08-05|Corning Glass Works|Method for synthesizing MgO--Al2 O3 --SiO2 glasses and ceramics|
    US4891050A|1985-11-08|1990-01-02|Fuel Tech, Inc.|Gasoline additives and gasoline containing soluble platinum group metal compounds and use in internal combustion engines|
    FR2596070A1|1986-03-21|1987-09-25|Labo Electronique Physique|Dispositif comprenant un suscepteur plan tournant parallelement a un plan de reference autour d'un axe perpendiculaire a ce plan|
    JPH0779136B2|1986-06-06|1995-08-23|株式会社日立製作所|半導体装置|
    US4994402A|1987-06-26|1991-02-19|Hewlett-Packard Company|Method of fabricating a coplanar, self-aligned contact structure in a semiconductor device|
    JPH0713304B2|1987-12-14|1995-02-15|日立化成工業株式会社|銅の表面処理法|
    US5865365A|1991-02-19|1999-02-02|Hitachi, Ltd.|Method of fabricating an electronic circuit device|
    FR2658951B1|1990-02-23|1992-05-07|Bonis Maurice|Procede de fabrication d'un circuit integre pour filiere analogique rapide utilisant des lignes d'interconnexions locales en siliciure.|
    US5043300A|1990-04-16|1991-08-27|Applied Materials, Inc.|Single anneal step process for forming titanium silicide on semiconductor wafer|
    US5162246A|1990-04-27|1992-11-10|North Carolina State University|Selective germanium deposition on silicon and resulting structures|
    US5453494A|1990-07-06|1995-09-26|Advanced Technology Materials, Inc.|Metal complex source reagents for MOCVD|
    US5820664A|1990-07-06|1998-10-13|Advanced Technology Materials, Inc.|Precursor compositions for chemical vapor deposition, and ligand exchange resistant metal-organic precursor solutions comprising same|
    JPH0485024A|1990-07-30|1992-03-18|Mitsubishi Gas Chem Co Inc|Manufacture of copper-clad laminated sheet|
    US5382333A|1990-07-30|1995-01-17|Mitsubishi Gas Chemical Company, Inc.|Process for producing copper clad laminate|
    DE69122573T2|1990-07-30|1997-03-13|Mitsubishi Gas Chemical Co|Verfahren zur Herstellung von Mehrschichtplatinen|
    US5032233A|1990-09-05|1991-07-16|Micron Technology, Inc.|Method for improving step coverage of a metallization layer on an integrated circuit by use of a high melting point metal as an anti-reflective coating during laser planarization|
    US5196360A|1990-10-02|1993-03-23|Micron Technologies, Inc.|Methods for inhibiting outgrowth of silicide in self-aligned silicide process|
    US5106454A|1990-11-01|1992-04-21|Shipley Company Inc.|Process for multilayer printed circuit board manufacture|
    US5236865A|1991-01-16|1993-08-17|Micron Technology, Inc.|Method for simultaneously forming silicide and effecting dopant activation on a semiconductor wafer|
    US5094977A|1991-01-25|1992-03-10|Micron Technology, Inc.|Stress reduction in metal films by laser annealing|
    US5147819A|1991-02-21|1992-09-15|Micron Technology, Inc.|Semiconductor metallization method|
    KR100228619B1|1991-03-05|1999-11-01|아치 케이. 말론|자기-정합 접점 형성 방법 및 구조|
    US5084406A|1991-07-01|1992-01-28|Micron Technology, Inc.|Method for forming low resistance DRAM digit-line|
    US5389575A|1991-07-12|1995-02-14|Hughes Aircraft Company|Self-aligned contact diffusion barrier method|
    WO1993010652A1|1991-11-22|1993-05-27|Electrochemicals, Inc.|Process for improved adhesion between a metallic oxide and a polymer surface|
    US5231056A|1992-01-15|1993-07-27|Micron Technology, Inc.|Tungsten silicide deposition process for semiconductor manufacture|
    US5561082A|1992-07-31|1996-10-01|Kabushiki Kaisha Toshiba|Method for forming an electrode and/or wiring layer by reducing copper oxide or silver oxide|
    US5637373A|1992-11-19|1997-06-10|Semiconductor Energy Laboratory Co., Ltd.|Magnetic recording medium|
    US5378641A|1993-02-22|1995-01-03|Micron Semiconductor, Inc.|Electrically conductive substrate interconnect continuity region and method of forming same with an angled implant|
    US5341016A|1993-06-16|1994-08-23|Micron Semiconductor, Inc.|Low resistance device element and interconnection structure|
    US5391517A|1993-09-13|1995-02-21|Motorola Inc.|Process for forming copper interconnect structure|
    US6006763A|1995-01-11|1999-12-28|Seiko Epson Corporation|Surface treatment method|
    US6090701A|1994-06-21|2000-07-18|Kabushiki Kaisha Toshiba|Method for production of semiconductor device|
    FI97731C|1994-11-28|1997-02-10|Mikrokemia Oy|Menetelmä ja laite ohutkalvojen valmistamiseksi|
    US5480814A|1994-12-27|1996-01-02|Taiwan Semiconductor Manufacturing Co., Ltd.|Process of making a polysilicon barrier layer in a self-aligned contact module|
    US5656519A|1995-02-14|1997-08-12|Nec Corporation|Method for manufacturing salicide semiconductor device|
    US5508212A|1995-04-27|1996-04-16|Taiwan Semiconductor Manufacturing Co.|Salicide process for a MOS semiconductor device using nitrogen implant of titanium|
    KR0172772B1|1995-05-17|1999-03-30|김주용|반도체 장치의 확산장벽용 산화루테늄막 형성 방법|
    US5888903A|1995-06-07|1999-03-30|Texas Instruments Incorporated|Self-aligned silicide process|
    US5756394A|1995-08-23|1998-05-26|Micron Technology, Inc.|Self-aligned silicide strap connection of polysilicon layers|
    US5656546A|1995-08-28|1997-08-12|Taiwan Semiconductor Manufacturing Company Ltd|Self-aligned tin formation by N2+ implantation during two-step annealing Ti-salicidation|
    US6228751B1|1995-09-08|2001-05-08|Semiconductor Energy Laboratory Co., Ltd.|Method of manufacturing a semiconductor device|
    US6096638A|1995-10-28|2000-08-01|Nec Corporation|Method for forming a refractory metal silicide layer|
    US5874600A|1995-11-22|1999-02-23|Firmenich Sa|Ruthenium catalysts and their use in the asymmetric hydrogenation of cyclopentenones|
    US6015986A|1995-12-22|2000-01-18|Micron Technology, Inc.|Rugged metal electrodes for metal-insulator-metal capacitors|
    US6268291B1|1995-12-29|2001-07-31|International Business Machines Corporation|Method for forming electromigration-resistant structures by doping|
    NL1003538C2|1996-07-08|1998-01-12|Advanced Semiconductor Mat|Werkwijze en inrichting voor het contactloos behandelen van een schijfvormig halfgeleidersubstraat.|
    US6183565B1|1997-07-08|2001-02-06|Asm International N.V|Method and apparatus for supporting a semiconductor wafer during processing|
    US5916365A|1996-08-16|1999-06-29|Sherman; Arthur|Sequential chemical vapor deposition|
    US6342277B1|1996-08-16|2002-01-29|Licensee For Microelectronics: Asm America, Inc.|Sequential chemical vapor deposition|
    US5945350A|1996-09-13|1999-08-31|Micron Technology, Inc.|Methods for use in formation of titanium nitride interconnects and interconnects formed using same|
    US5923056A|1996-10-10|1999-07-13|Lucent Technologies Inc.|Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials|
    US5695810A|1996-11-20|1997-12-09|Cornell Research Foundation, Inc.|Use of cobalt tungsten phosphide as a barrier material for copper metallization|
    JP3150095B2|1996-12-12|2001-03-26|日本電気株式会社|多層配線構造の製造方法|
    US6130144A|1997-01-02|2000-10-10|Texas Instruments Incorporated|Method for making very shallow junctions in silicon devices|
    US6335280B1|1997-01-13|2002-01-01|Asm America, Inc.|Tungsten silicide deposition process|
    US6124189A|1997-03-14|2000-09-26|Kabushiki Kaisha Toshiba|Metallization structure and method for a semiconductor device|
    US6387805B2|1997-05-08|2002-05-14|Applied Materials, Inc.|Copper alloy seed layer for copper metallization|
    US5939334A|1997-05-22|1999-08-17|Sharp Laboratories Of America, Inc.|System and method of selectively cleaning copper substrate surfaces, in-situ, to remove copper oxides|
    JPH10340994A|1997-06-06|1998-12-22|Toshiba Corp|半導体装置の製造方法|
    US5996048A|1997-06-20|1999-11-30|Sun Microsystems, Inc.|Inclusion vector architecture for a level two cache|
    KR100269306B1|1997-07-31|2000-10-16|윤종용|저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법|
    JPH1154496A|1997-08-07|1999-02-26|Tokyo Electron Ltd|熱処理装置及びガス処理装置|
    US6404191B2|1997-08-08|2002-06-11|Nve Corporation|Read heads in planar monolithic integrated circuit chips|
    US6117761A|1997-08-23|2000-09-12|Micron Technology, Inc.|Self-aligned silicide strap connection of polysilicon layers|
    CA2246402C|1997-09-05|2001-02-06|Premark Feg L.L.C.|Door/sill interface for a warewasher|
    US5983644A|1997-09-29|1999-11-16|Applied Materials, Inc.|Integrated bake and chill plate|
    KR100274603B1|1997-10-01|2001-01-15|윤종용|반도체장치의제조방법및그의제조장치|
    US5856237A|1997-10-20|1999-01-05|Industrial Technology Research Institute|Insitu formation of TiSi2/TiN bi-layer structures using self-aligned nitridation treatment on underlying CVD-TiSi2 layer|
    US6320213B1|1997-12-19|2001-11-20|Advanced Technology Materials, Inc.|Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same|
    US6033584A|1997-12-22|2000-03-07|Advanced Micro Devices, Inc.|Process for reducing copper oxide during integrated circuit fabrication|
    US6147405A|1998-02-19|2000-11-14|Micron Technology, Inc.|Asymmetric, double-sided self-aligned silicide and method of forming the same|
    US5998048A|1998-03-02|1999-12-07|Lucent Technologies Inc.|Article comprising anisotropic Co-Fe-Cr-N soft magnetic thin films|
    JP3116897B2|1998-03-18|2000-12-11|日本電気株式会社|微細配線形成方法|
    DE19815275B4|1998-04-06|2009-06-25|Evonik Degussa Gmbh|Alkylidenkomplexe des Rutheniums mit N-heterozyklischen Carbenliganden und deren Verwendung als hochaktive, selektive Katalysatoren für die Olefin-Metathese|
    US6504588B1|1998-04-28|2003-01-07|Citizen Watch Co., Ltd.|Reflection-type color liquid crystal display device having absorbing member containing fluorescent material|
    US6323131B1|1998-06-13|2001-11-27|Agere Systems Guardian Corp.|Passivated copper surfaces|
    US6130123A|1998-06-30|2000-10-10|Intel Corporation|Method for making a complementary metal gate electrode technology|
    US6461675B2|1998-07-10|2002-10-08|Cvc Products, Inc.|Method for forming a copper film on a substrate|
    KR100275738B1|1998-08-07|2000-12-15|윤종용|원자층 증착법을 이용한 박막 제조방법|
    US6074945A|1998-08-27|2000-06-13|Micron Technology, Inc.|Methods for preparing ruthenium metal films|
    US6063705A|1998-08-27|2000-05-16|Micron Technology, Inc.|Precursor chemistries for chemical vapor deposition of ruthenium and ruthenium oxide|
    US6541067B1|1998-08-27|2003-04-01|Micron Technology, Inc.|Solvated ruthenium precursors for direct liquid injection of ruthenium and ruthenium oxide and method of using same|
    US6133159A|1998-08-27|2000-10-17|Micron Technology, Inc.|Methods for preparing ruthenium oxide films|
    US6284655B1|1998-09-03|2001-09-04|Micron Technology, Inc.|Method for producing low carbon/oxygen conductive layers|
    US6108937A|1998-09-10|2000-08-29|Asm America, Inc.|Method of cooling wafers|
    US6576053B1|1999-10-06|2003-06-10|Samsung Electronics Co., Ltd.|Method of forming thin film using atomic layer deposition method|
    US6153443A|1998-12-21|2000-11-28|Motorola, Inc.|Method of fabricating a magnetic random access memory|
    US6294836B1|1998-12-22|2001-09-25|Cvc Products Inc.|Semiconductor chip interconnect barrier material and fabrication method|
    US6444868B1|1999-02-17|2002-09-03|Exxon Mobil Chemical Patents Inc.|Process to control conversion of C4+ and heavier stream to lighter products in oxygenate conversion reactions|
    US6303500B1|1999-02-24|2001-10-16|Micron Technology, Inc.|Method and apparatus for electroless plating a contact pad|
    US6136163A|1999-03-05|2000-10-24|Applied Materials, Inc.|Apparatus for electro-chemical deposition with thermal anneal chamber|
    US6305314B1|1999-03-11|2001-10-23|Genvs, Inc.|Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition|
    US20020000665A1|1999-04-05|2002-01-03|Alexander L. Barr|Semiconductor device conductive bump and interconnect barrier|
    US6184403B1|1999-05-19|2001-02-06|Research Foundation Of State University Of New York|MOCVD precursors based on organometalloid ligands|
    KR100323875B1|1999-06-29|2002-02-16|박종섭|반도체 소자의 금속 배선 형성 방법|
    KR100301248B1|1999-06-29|2001-11-01|박종섭|반도체 소자의 금속 배선 형성 방법|
    KR100332118B1|1999-06-29|2002-04-10|박종섭|반도체 소자의 금속 배선 형성 방법|
    US6297539B1|1999-07-19|2001-10-02|Sharp Laboratories Of America, Inc.|Doped zirconia, or zirconia-like, dielectric film transistor structure and deposition method for same|
    US6171910B1|1999-07-21|2001-01-09|Motorola Inc.|Method for forming a semiconductor device|
    US6478931B1|1999-08-06|2002-11-12|University Of Virginia Patent Foundation|Apparatus and method for intra-layer modulation of the material deposition and assist beam and the multilayer structure produced therefrom|
    US6391785B1|1999-08-24|2002-05-21|Interuniversitair Microelektronica Centrum |Method for bottomless deposition of barrier layers in integrated circuit metallization schemes|
    US6511539B1|1999-09-08|2003-01-28|Asm America, Inc.|Apparatus and method for growth of a thin film|
    US6040243A|1999-09-20|2000-03-21|Chartered Semiconductor Manufacturing Ltd.|Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion|
    US6593653B2|1999-09-30|2003-07-15|Novellus Systems, Inc.|Low leakage current silicon carbonitride prepared using methane, ammonia and silane for copper diffusion barrier, etchstop and passivation applications|
    US6475276B1|1999-10-15|2002-11-05|Asm Microchemistry Oy|Production of elemental thin films using a boron-containing reducing agent|
    US6203613B1|1999-10-19|2001-03-20|International Business Machines Corporation|Atomic layer deposition with nitrate containing precursors|
    US6290880B1|1999-12-01|2001-09-18|The United States Of America As Represented By The Secretary Of The Navy|Electrically conducting ruthenium dioxide-aerogel composite|
    JP2001160558A|1999-12-02|2001-06-12|Nec Corp|半導体装置の製造方法及び製造装置|
    FI118804B|1999-12-03|2008-03-31|Asm Int|Menetelmä oksidikalvojen kasvattamiseksi|
    US6720262B2|1999-12-15|2004-04-13|Genitech, Inc.|Method of forming copper interconnections and thin films using chemical vapor deposition with catalyst|
    US6842740B1|1999-12-20|2005-01-11|Hewlett-Packard Development Company, L.P.|Method for providing automatic payment when making duplicates of copyrighted material|
    NL1013984C2|1999-12-29|2001-07-02|Asm Int|Werkwijze en inrichting voor het behandelen van substraten.|
    US6551399B1|2000-01-10|2003-04-22|Genus Inc.|Fully integrated process for MIM capacitors using atomic layer deposition|
    US6602613B1|2000-01-20|2003-08-05|Amberwave Systems Corporation|Heterointegration of materials using deposition and bonding|
    TW490718B|2000-01-25|2002-06-11|Toshiba Corp|Semiconductor device and the manufacturing method thereof|
    US7419903B2|2000-03-07|2008-09-02|Asm International N.V.|Thin films|
    US6777331B2|2000-03-07|2004-08-17|Simplus Systems Corporation|Multilayered copper structure for improving adhesion property|
    DE60125338T2|2000-03-07|2007-07-05|Asm International N.V.|Gradierte dünne schichten|
    US9139906B2|2001-03-06|2015-09-22|Asm America, Inc.|Doping with ALD technology|
    JP3979791B2|2000-03-08|2007-09-19|株式会社ルネサステクノロジ|半導体装置およびその製造方法|
    US6380080B2|2000-03-08|2002-04-30|Micron Technology, Inc.|Methods for preparing ruthenium metal films|
    US20020013487A1|2000-04-03|2002-01-31|Norman John Anthony Thomas|Volatile precursors for deposition of metals and metal-containing films|
    KR20010096408A|2000-04-11|2001-11-07|이경수|금속 배선 형성방법|
    FI117978B|2000-04-14|2007-05-15|Asm Int|Menetelmä ja laitteisto ohutkalvon kasvattamiseksi alustalle|
    US6984591B1|2000-04-20|2006-01-10|International Business Machines Corporation|Precursor source mixtures|
    US6878628B2|2000-05-15|2005-04-12|Asm International Nv|In situ reduction of copper oxide prior to silicon carbide deposition|
    US6482733B2|2000-05-15|2002-11-19|Asm Microchemistry Oy|Protective layers prior to alternating layer deposition|
    US7494927B2|2000-05-15|2009-02-24|Asm International N.V.|Method of growing electrical conductors|
    US6679951B2|2000-05-15|2004-01-20|Asm Intenational N.V.|Metal anneal with oxidation prevention|
    US6921712B2|2000-05-15|2005-07-26|Asm International Nv|Process for producing integrated circuits including reduction using gaseous organic compounds|
    US6759325B2|2000-05-15|2004-07-06|Asm Microchemistry Oy|Sealing porous structures|
    US6429127B1|2000-06-08|2002-08-06|Micron Technology, Inc.|Methods for forming rough ruthenium-containing layers and structures/methods using same|
    WO2002009158A2|2000-07-24|2002-01-31|Motorola, Inc.|Semiconductor structure including a magnetic tunnel junction|
    AU7597801A|2000-07-24|2002-02-05|Motorola Inc|Spin valve structure|
    JP3574383B2|2000-07-31|2004-10-06|富士通株式会社|半導体装置及びその製造方法|
    US6372584B1|2000-08-01|2002-04-16|Advanced Micro Devices, Inc.|Method for making raised source/drain regions using laser|
    US6455424B1|2000-08-07|2002-09-24|Micron Technology, Inc.|Selective cap layers over recessed polysilicon plugs|
    US6602653B1|2000-08-25|2003-08-05|Micron Technology, Inc.|Conductive material patterning methods|
    US6527855B2|2000-10-10|2003-03-04|Rensselaer Polytechnic Institute|Atomic layer deposition of cobalt from cobalt metallorganic compounds|
    US6617173B1|2000-10-11|2003-09-09|Genus, Inc.|Integration of ferromagnetic films with ultrathin insulating film using atomic layer deposition|
    US6395650B1|2000-10-23|2002-05-28|International Business Machines Corporation|Methods for forming metal oxide layers with enhanced purity|
    JP3598055B2|2000-11-08|2004-12-08|田中貴金属工業株式会社|ビス（アルキルシクロペンタジエニル）ルテニウムの製造方法及びその製造方法により製造されるビス（アルキルシクロペンタジエニル）ルテニウム並びにルテニウム薄膜又はルテニウム化合物薄膜の製造方法|
    KR100400765B1|2000-11-13|2003-10-08|엘지.필립스 엘시디 주식회사|박막 형성방법 및 이를 적용한 액정표시소자의 제조방법|
    DE60137791D1|2000-11-30|2009-04-09|Asm Int|Dünnfilme für magnetische vorrichtungen|
    KR100386034B1|2000-12-06|2003-06-02|에이에스엠 마이크로케미스트리 리미티드|확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법|
    US6464779B1|2001-01-19|2002-10-15|Novellus Systems, Inc.|Copper atomic layer chemical vapor desposition|
    US6451685B1|2001-02-05|2002-09-17|Micron Technology, Inc.|Method for multilevel copper interconnects for ultra large scale integration|
    KR20020072864A|2001-03-13|2002-09-19|삼성에스디아이 주식회사|진동감쇠수단을 포함하는 텐션마스크 조립체|
    US6479100B2|2001-04-05|2002-11-12|Applied Materials, Inc.|CVD ruthenium seed for CVD ruthenium deposition|
    US6420189B1|2001-04-27|2002-07-16|Advanced Micro Devices, Inc.|Superconducting damascene interconnected for integrated circuit|
    US6468901B1|2001-05-02|2002-10-22|Sharp Laboratories Of America, Inc.|Nickel silicide including iridium for use in ultra-shallow junctions with high thermal stability and method of manufacturing the same|
    KR100406534B1|2001-05-03|2003-11-20|주식회사 하이닉스반도체|루테늄 박막의 제조 방법|
    US7700454B2|2001-07-24|2010-04-20|Samsung Electronics Co., Ltd.|Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities|
    US20090004850A1|2001-07-25|2009-01-01|Seshadri Ganguli|Process for forming cobalt and cobalt silicide materials in tungsten contact applications|
    US8110489B2|2001-07-25|2012-02-07|Applied Materials, Inc.|Process for forming cobalt-containing materials|
    KR100721504B1|2001-08-02|2007-05-23|에이에스엠지니텍코리아 주식회사|플라즈마 강화 원자층 증착 장치 및 이를 이용한 박막형성방법|
    EP1421606A4|2001-08-06|2008-03-05|Genitech Co Ltd|PLASMA ACTIVE ATOMIC LAYER DEPOSITION APPARATUS AND METHOD OF FORMING THIN FILM USING SAID APPARATUS|
    KR100427030B1|2001-08-27|2004-04-14|주식회사 하이닉스반도체|다성분계 박막의 형성 방법 및 그를 이용한 커패시터의제조 방법|
    KR100727372B1|2001-09-12|2007-06-12|토소가부시키가이샤|루테늄착체, 그 제조방법 및 박막의 제조방법|
    US20030059535A1|2001-09-25|2003-03-27|Lee Luo|Cycling deposition of low temperature films in a cold wall single wafer process chamber|
    JP2003133531A|2001-10-26|2003-05-09|Fujitsu Ltd|電子装置とその製造方法|
    US7780785B2|2001-10-26|2010-08-24|Applied Materials, Inc.|Gas delivery apparatus for atomic layer deposition|
    CA2468434A1|2001-11-09|2003-05-15|National Research Council Of Canada|Volatile noble metal organometallic complexes|
    KR100422597B1|2001-11-27|2004-03-16|주식회사 하이닉스반도체|다마신 공정에 의해 형성된 캐패시터와 금속배선을 가지는반도체소자|
    KR20030043380A|2001-11-28|2003-06-02|주식회사 하이닉스반도체|반도체 소자의 캐패시터 제조방법|
    KR100805843B1|2001-12-28|2008-02-21|에이에스엠지니텍코리아 주식회사|구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템|
    US6824816B2|2002-01-29|2004-11-30|Asm International N.V.|Process for producing metal thin films by ALD|
    US6656748B2|2002-01-31|2003-12-02|Texas Instruments Incorporated|FeRAM capacitor post stack etch clean/repair|
    KR100468847B1|2002-04-02|2005-01-29|삼성전자주식회사|알콜을 이용한 금속산화물 박막의 화학기상증착법|
    US6586330B1|2002-05-07|2003-07-01|Tokyo Electron Limited|Method for depositing conformal nitrified tantalum silicide films by thermal CVD|
    US6784101B1|2002-05-16|2004-08-31|Advanced Micro Devices Inc|Formation of high-k gate dielectric layers for MOS devices fabricated on strained lattice semiconductor substrates with minimized stress relaxation|
    JP2003332426A|2002-05-17|2003-11-21|Renesas Technology Corp|半導体装置の製造方法および半導体装置|
    US7264846B2|2002-06-04|2007-09-04|Applied Materials, Inc.|Ruthenium layer formation for copper film deposition|
    US7404985B2|2002-06-04|2008-07-29|Applied Materials, Inc.|Noble metal layer formation for copper film deposition|
    US6743721B2|2002-06-10|2004-06-01|United Microelectronics Corp.|Method and system for making cobalt silicide|
    EP1372160B1|2002-06-10|2008-05-28|Interuniversitair Microelektronica Centrum |Transistors or memory capacitors comprising a composition of HfO2 with enhanced dielectric constant|
    US6881260B2|2002-06-25|2005-04-19|Micron Technology, Inc.|Process for direct deposition of ALD RhO2|
    US6812086B2|2002-07-16|2004-11-02|Intel Corporation|Method of making a semiconductor transistor|
    US6830983B2|2002-08-29|2004-12-14|Micron Technology, Inc.|Method of making an oxygen diffusion barrier for semiconductor devices using platinum, rhodium, or iridium stuffed with silicon oxide|
    US6861355B2|2002-08-29|2005-03-01|Micron Technology, Inc.|Metal plating using seed film|
    KR100474072B1|2002-09-17|2005-03-10|주식회사 하이닉스반도체|귀금속 박막의 형성 방법|
    US20040118697A1|2002-10-01|2004-06-24|Applied Materials, Inc.|Metal deposition process with pre-cleaning before electrochemical deposition|
    WO2004035858A2|2002-10-15|2004-04-29|Rensselaer Polytechnic Institute|Atomic layer deposition of noble metals|
    US6706581B1|2002-10-29|2004-03-16|Taiwan Semiconductor Manufacturing Company|Dual gate dielectric scheme: SiON for high performance devices and high k for low power devices|
    US6869876B2|2002-11-05|2005-03-22|Air Products And Chemicals, Inc.|Process for atomic layer deposition of metal films|
    US7557229B2|2002-11-15|2009-07-07|President And Fellows Of Harvard College|Atomic layer deposition using metal amidinates|
    DE10255841A1|2002-11-29|2004-06-17|Infineon Technologies Ag|Kondensator mit ruthenhaltigen Elektroden|
    US20040142558A1|2002-12-05|2004-07-22|Granneman Ernst H. A.|Apparatus and method for atomic layer deposition on substrates|
    US20040126944A1|2002-12-31|2004-07-01|Pacheco Rotondaro Antonio Luis|Methods for forming interfacial layer for deposition of high-k dielectrics|
    US7238595B2|2003-03-13|2007-07-03|Asm America, Inc.|Epitaxial semiconductor deposition methods and structures|
    US6955986B2|2003-03-27|2005-10-18|Asm International N.V.|Atomic layer deposition methods for forming a multi-layer adhesion-barrier layer for integrated circuits|
    JP4009550B2|2003-03-27|2007-11-14|エルピーダメモリ株式会社|金属酸化膜の形成方法|
    KR100505680B1|2003-03-27|2005-08-03|삼성전자주식회사|루테늄층을 갖는 반도체 메모리 소자의 제조방법 및루테늄층제조장치|
    US6737313B1|2003-04-16|2004-05-18|Micron Technology, Inc.|Surface treatment of an oxide layer to enhance adhesion of a ruthenium metal layer|
    US7601223B2|2003-04-29|2009-10-13|Asm International N.V.|Showerhead assembly and ALD methods|
    EP1623454A2|2003-05-09|2006-02-08|ASM America, Inc.|Reactor surface passivation through chemical deactivation|
    US7153772B2|2003-06-12|2006-12-26|Asm International N.V.|Methods of forming silicide films in semiconductor devices|
    US6881437B2|2003-06-16|2005-04-19|Blue29 Llc|Methods and system for processing a microelectronic topography|
    US7211508B2|2003-06-18|2007-05-01|Applied Materials, Inc.|Atomic layer deposition of tantalum based barrier materials|
    US7067407B2|2003-08-04|2006-06-27|Asm International, N.V.|Method of growing electrical conductors|
    US6939815B2|2003-08-28|2005-09-06|Intel Corporation|Method for making a semiconductor device having a high-k gate dielectric|
    US8152922B2|2003-08-29|2012-04-10|Asm America, Inc.|Gas mixer and manifold assembly for ALD reactor|
    US20050085031A1|2003-10-15|2005-04-21|Applied Materials, Inc.|Heterogeneous activation layers formed by ionic and electroless reactions used for IC interconnect capping layers|
    US7107998B2|2003-10-16|2006-09-19|Novellus Systems, Inc.|Method for preventing and cleaning ruthenium-containing deposits in a CVD apparatus|
    US7618681B2|2003-10-28|2009-11-17|Asm International N.V.|Process for producing bismuth-containing oxide films|
    KR100548999B1|2003-10-28|2006-02-02|삼성전자주식회사|수직으로 연장된 배선간 엠아이엠 커패시터를 갖는로직소자 및 그것을 제조하는 방법|
    US7015093B2|2003-10-30|2006-03-21|Texas Instruments Incorporated|Capacitor integration at top-metal level with a protection layer for the copper surface|
    US7341946B2|2003-11-10|2008-03-11|Novellus Systems, Inc.|Methods for the electrochemical deposition of copper onto a barrier layer of a work piece|
    US7074719B2|2003-11-28|2006-07-11|International Business Machines Corporation|ALD deposition of ruthenium|
    WO2005084231A2|2004-02-27|2005-09-15|Asm Aemrica, Inc.|Germanium deposition|
    US20060063025A1|2004-04-07|2006-03-23|Jing-Yi Huang|Method and system for making thin metal films|
    US7273526B2|2004-04-15|2007-09-25|Asm Japan K.K.|Thin-film deposition apparatus|
    KR20050103373A|2004-04-26|2005-10-31|삼성전자주식회사|패드 컨디셔닝 디스크 회전 구동 장치|
    JP2005314713A|2004-04-27|2005-11-10|L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude|ルテニウム膜またはルテニウム酸化物膜の製造方法|
    US7449782B2|2004-05-04|2008-11-11|International Business Machines Corporation|Self-aligned metal to form contacts to Ge containing substrates and structure formed thereby|
    US7312165B2|2004-05-05|2007-12-25|Jursich Gregory M|Codeposition of hafnium-germanium oxides on substrates used in or for semiconductor devices|
    US20050252449A1|2004-05-12|2005-11-17|Nguyen Son T|Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system|
    US7211509B1|2004-06-14|2007-05-01|Novellus Systems, Inc,|Method for enhancing the nucleation and morphology of ruthenium films on dielectric substrates using amine containing compounds|
    US20060013955A1|2004-07-09|2006-01-19|Yoshihide Senzaki|Deposition of ruthenium and/or ruthenium oxide films|
    US7241686B2|2004-07-20|2007-07-10|Applied Materials, Inc.|Atomic layer deposition of tantalum-containing materials using the tantalum precursor TAIMATA|
    US7279756B2|2004-07-21|2007-10-09|Taiwan Semiconductor Manufacturing Company, Ltd.|Semiconductor device with high-k gate dielectric and quasi-metal gate, and method of forming thereof|
    US7300873B2|2004-08-13|2007-11-27|Micron Technology, Inc.|Systems and methods for forming metal-containing layers using vapor deposition processes|
    US7300869B2|2004-09-20|2007-11-27|Lsi Corporation|Integrated barrier and seed layer for copper interconnect technology|
    JP2006097044A|2004-09-28|2006-04-13|L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude|成膜用前駆体、ルテニウム含有膜の成膜方法、ルテニウム膜の成膜方法、ルテニウム酸化物膜の成膜方法およびルテニウム酸塩膜の成膜方法|
    US20060073276A1|2004-10-04|2006-04-06|Eric Antonissen|Multi-zone atomic layer deposition apparatus and method|
    US7476618B2|2004-10-26|2009-01-13|Asm Japan K.K.|Selective formation of metal layers in an integrated circuit|
    US7435679B2|2004-12-07|2008-10-14|Intel Corporation|Alloyed underlayer for microelectronic interconnects|
    US7429402B2|2004-12-10|2008-09-30|Applied Materials, Inc.|Ruthenium as an underlayer for tungsten film deposition|
    KR20060076714A|2004-12-28|2006-07-04|에이에스엠지니텍코리아 주식회사|원자층 증착기|
    US7078326B1|2005-01-19|2006-07-18|Marsh Eugene P|Nucleation method for atomic layer deposition of cobalt on bare silicon during the formation of a semiconductor device|
    US7438949B2|2005-01-27|2008-10-21|Applied Materials, Inc.|Ruthenium containing layer deposition method|
    US7408747B2|2005-02-01|2008-08-05|Hitachi Global Storage Technologies Netherlands B.V.|Enhanced anti-parallel-pinned sensor using thin ruthenium spacer and high magnetic field annealing|
    US20060177601A1|2005-02-10|2006-08-10|Hyung-Sang Park|Method of forming a ruthenium thin film using a plasma enhanced atomic layer deposition apparatus and the method thereof|
    WO2006091510A1|2005-02-22|2006-08-31|Asm America, Inc.|Plasma pre-treating surfaces for atomic layer deposition|
    US8025922B2|2005-03-15|2011-09-27|Asm International N.V.|Enhanced deposition of noble metals|
    US7666773B2|2005-03-15|2010-02-23|Asm International N.V.|Selective deposition of noble metal thin films|
    US7273814B2|2005-03-16|2007-09-25|Tokyo Electron Limited|Method for forming a ruthenium metal layer on a patterned substrate|
    US7220671B2|2005-03-31|2007-05-22|Intel Corporation|Organometallic precursors for the chemical phase deposition of metal films in interconnect applications|
    CN101189250B|2005-04-07|2011-08-17|韩国化学研究院|挥发性氨基烷氧基镍络合物及使用其沉积镍薄膜|
    US20070059502A1|2005-05-05|2007-03-15|Applied Materials, Inc.|Integrated process for sputter deposition of a conductive barrier layer, especially an alloy of ruthenium and tantalum, underlying copper or copper alloy seed layer|
    DE102005030584B4|2005-06-30|2010-11-25|Advanced Micro Devices, Inc., Sunnyvale|Verfahren zur Herstellung von Nickelsilizid durch Abscheiden von Nickel aus einem gasförmigen Vorstufenmaterial|
    US20070014919A1|2005-07-15|2007-01-18|Jani Hamalainen|Atomic layer deposition of noble metal oxides|
    US20070029573A1|2005-08-08|2007-02-08|Lin Cheng|Vertical-channel junction field-effect transistors having buried gates and methods of making|
    US7479421B2|2005-09-28|2009-01-20|Intel Corporation|Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby|
    US7785658B2|2005-10-07|2010-08-31|Asm Japan K.K.|Method for forming metal wiring structure|
    KR101379015B1|2006-02-15|2014-03-28|한국에이에스엠지니텍 주식회사|플라즈마 원자층 증착법을 이용한 루테늄 막 증착 방법 및고밀도 루테늄 층|
    JP4864498B2|2006-03-15|2012-02-01|株式会社東芝|半導体装置およびその製造方法|
    US7425500B2|2006-03-31|2008-09-16|Intel Corporation|Uniform silicide metal on epitaxially grown source and drain regions of three-dimensional transistors|
    US7491634B2|2006-04-28|2009-02-17|Asm International N.V.|Methods for forming roughened surfaces and applications thereof|
    US7435484B2|2006-09-01|2008-10-14|Asm Japan K.K.|Ruthenium thin film-formed structure|
    US20080124484A1|2006-11-08|2008-05-29|Asm Japan K.K.|Method of forming ru film and metal wiring structure|
    US20080132050A1|2006-12-05|2008-06-05|Lavoie Adrien R|Deposition process for graded cobalt barrier layers|
    US20080296768A1|2006-12-14|2008-12-04|Chebiam Ramanan V|Copper nucleation in interconnects having ruthenium layers|
    US20080171436A1|2007-01-11|2008-07-17|Asm Genitech Korea Ltd.|Methods of depositing a ruthenium film|
    US7906175B2|2007-02-21|2011-03-15|Air Liquide Electronics U.S. Lp|Methods for forming a ruthenium-based film on a substrate|
    US7786006B2|2007-02-26|2010-08-31|Tokyo Electron Limited|Interconnect structures with a metal nitride diffusion barrier containing ruthenium and method of forming|
    KR100817090B1|2007-02-28|2008-03-26|삼성전자주식회사|반도체 소자의 제조 방법|
    US8367548B2|2007-03-16|2013-02-05|Asm America, Inc.|Stable silicide films and methods for making the same|
    US7704858B2|2007-03-29|2010-04-27|Intel Corporation|Methods of forming nickel silicide layers with low carbon content|
    BRPI0811413B1|2007-04-03|2017-02-14|Firmenich & Cie|1,4-hidrogenação de dienos com complexos de ru|
    US7615480B2|2007-06-20|2009-11-10|Lam Research Corporation|Methods of post-contact back end of the line through-hole via integration|
    KR20090005747A|2007-07-10|2009-01-14|한양대학교 산학협력단|반도체 소자의 제조방법|
    US20090087339A1|2007-09-28|2009-04-02|Asm Japan K.K.|METHOD FOR FORMING RUTHENIUM COMPLEX FILM USING Beta-DIKETONE-COORDINATED RUTHENIUM PRECURSOR|
    KR101544198B1|2007-10-17|2015-08-12|한국에이에스엠지니텍 주식회사|루테늄 막 형성 방법|
    US7655564B2|2007-12-12|2010-02-02|Asm Japan, K.K.|Method for forming Ta-Ru liner layer for Cu wiring|
    KR20090067505A|2007-12-21|2009-06-25|에이에스엠지니텍코리아 주식회사|루테늄막 증착 방법|
    WO2009095898A1|2008-02-01|2009-08-06|L'air Liquide-Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude|New metal precursors containing beta-diketiminato ligands|
    US7799674B2|2008-02-19|2010-09-21|Asm Japan K.K.|Ruthenium alloy film for copper interconnects|
    KR101582503B1|2008-05-12|2016-01-05|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 반도체 장치의 제작 방법|
    US20090294807A1|2008-05-29|2009-12-03|Jiang Yan|Methods of Fabricating Transistors and Structures Thereof|
    DE102008026284A1|2008-06-02|2009-12-03|Umicore Ag & Co. Kg|Verfahren zur Herstellung von Ruthenium-Dienyl-Komplexen|
    US20090315120A1|2008-06-24|2009-12-24|Lucian Shifren|Raised facet- and non-facet 3d source/drain contacts in mosfets|
    EP2307589B1|2008-07-24|2018-12-19|L'Air Liquide Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude|Method for deposition of transition metal-containing films using heteroleptic cyclopentadienyl transition metal precursors|
    US8084104B2|2008-08-29|2011-12-27|Asm Japan K.K.|Atomic composition controlled ruthenium alloy film formed by plasma-enhanced atomic layer deposition|
    US7943988B2|2008-09-05|2011-05-17|Freescale Semiconductor, Inc.|Power MOSFET with a gate structure of different material|
    US7927942B2|2008-12-19|2011-04-19|Asm International N.V.|Selective silicide process|
    US8076243B2|2009-01-26|2011-12-13|L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude|Metal precursors for deposition of metal-containing films|
    US8962876B2|2009-05-15|2015-02-24|Wayne State University|Thermally stable volatile film precursors|
    JP5731519B2|2009-10-26|2015-06-10|エーエスエム インターナショナル エヌ．ヴェー．Ａｓｍ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｎ．Ｖ．|Ｖａ族元素を含む薄膜のａｌｄのための前駆体の合成及び使用|
    FR2953989B1|2009-12-10|2012-05-18|Commissariat Energie Atomique|Procede de formation de materiaux metalliques comportant des semi-conducteurs|
    WO2012027357A2|2010-08-24|2012-03-01|Wayne State University|Thermally stable volatile precursors|
    US8871617B2|2011-04-22|2014-10-28|Asm Ip Holding B.V.|Deposition and reduction of mixed metal oxide thin films|
    US20140234550A1|2011-07-06|2014-08-21|Wayne State University|Atomic layer deposition of transition metal thin films|US10378106B2|2008-11-14|2019-08-13|Asm Ip Holding B.V.|Method of forming insulation film by modified PEALD|
    US9379011B2|2008-12-19|2016-06-28|Asm International N.V.|Methods for depositing nickel films and for making nickel silicide and nickel germanide|
    US9394608B2|2009-04-06|2016-07-19|Asm America, Inc.|Semiconductor processing reactor and components thereof|
    US8802201B2|2009-08-14|2014-08-12|Asm America, Inc.|Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species|
    TWI529808B|2010-06-10|2016-04-11|Ａｓｍ國際股份有限公司|使膜選擇性沈積於基板上的方法|
    US8871617B2|2011-04-22|2014-10-28|Asm Ip Holding B.V.|Deposition and reduction of mixed metal oxide thin films|
    US9312155B2|2011-06-06|2016-04-12|Asm Japan K.K.|High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules|
    US9793148B2|2011-06-22|2017-10-17|Asm Japan K.K.|Method for positioning wafers in multiple wafer transport|
    US10364496B2|2011-06-27|2019-07-30|Asm Ip Holding B.V.|Dual section module having shared and unshared mass flow controllers|
    US10854498B2|2011-07-15|2020-12-01|Asm Ip Holding B.V.|Wafer-supporting device and method for producing same|
    US9096931B2|2011-10-27|2015-08-04|Asm America, Inc|Deposition valve assembly and method of heating the same|
    US9341296B2|2011-10-27|2016-05-17|Asm America, Inc.|Heater jacket for a fluid line|
    US9017481B1|2011-10-28|2015-04-28|Asm America, Inc.|Process feed management for semiconductor substrate processing|
    US9005539B2|2011-11-23|2015-04-14|Asm Ip Holding B.V.|Chamber sealing member|
    US9167625B2|2011-11-23|2015-10-20|Asm Ip Holding B.V.|Radiation shielding for a substrate holder|
    US9112003B2|2011-12-09|2015-08-18|Asm International N.V.|Selective formation of metallic films on metallic surfaces|
    US9202727B2|2012-03-02|2015-12-01|ASM IP Holding|Susceptor heater shim|
    US8946830B2|2012-04-04|2015-02-03|Asm Ip Holdings B.V.|Metal oxide protective layer for a semiconductor device|
    US8728832B2|2012-05-07|2014-05-20|Asm Ip Holdings B.V.|Semiconductor device dielectric interface layer|
    US8933375B2|2012-06-27|2015-01-13|Asm Ip Holding B.V.|Susceptor heater and method of heating a substrate|
    US9558931B2|2012-07-27|2017-01-31|Asm Ip Holding B.V.|System and method for gas-phase sulfur passivation of a semiconductor surface|
    US9117866B2|2012-07-31|2015-08-25|Asm Ip Holding B.V.|Apparatus and method for calculating a wafer position in a processing chamber under process conditions|
    US9169975B2|2012-08-28|2015-10-27|Asm Ip Holding B.V.|Systems and methods for mass flow controller verification|
    US9659799B2|2012-08-28|2017-05-23|Asm Ip Holding B.V.|Systems and methods for dynamic semiconductor process scheduling|
    US9021985B2|2012-09-12|2015-05-05|Asm Ip Holdings B.V.|Process gas management for an inductively-coupled plasma deposition reactor|
    US9324811B2|2012-09-26|2016-04-26|Asm Ip Holding B.V.|Structures and devices including a tensile-stressed silicon arsenic layer and methods of forming same|
    US10714315B2|2012-10-12|2020-07-14|Asm Ip Holdings B.V.|Semiconductor reaction chamber showerhead|
    KR20140081413A|2012-12-21|2014-07-01|삼성디스플레이 주식회사|박막 트랜지스터 표시판 및 그 제조 방법|
    US9640416B2|2012-12-26|2017-05-02|Asm Ip Holding B.V.|Single-and dual-chamber module-attachable wafer-handling chamber|
    US8894870B2|2013-02-01|2014-11-25|Asm Ip Holding B.V.|Multi-step method and apparatus for etching compounds containing a metal|
    US9589770B2|2013-03-08|2017-03-07|Asm Ip Holding B.V.|Method and systems for in-situ formation of intermediate reactive species|
    US9484191B2|2013-03-08|2016-11-01|Asm Ip Holding B.V.|Pulsed remote plasma method and system|
    US8993054B2|2013-07-12|2015-03-31|Asm Ip Holding B.V.|Method and system to reduce outgassing in a reaction chamber|
    US9520562B2|2013-07-19|2016-12-13|Asm Ip Holding B.V.|Method of making a resistive random access memory|
    US9472757B2|2013-07-19|2016-10-18|Asm Ip Holding B.V.|Method of making a resistive random access memory device|
    US9018111B2|2013-07-22|2015-04-28|Asm Ip Holding B.V.|Semiconductor reaction chamber with plasma capabilities|
    US9793115B2|2013-08-14|2017-10-17|Asm Ip Holding B.V.|Structures and devices including germanium-tin films and methods of forming same|
    US9396934B2|2013-08-14|2016-07-19|Asm Ip Holding B.V.|Methods of forming films including germanium tin and structures and devices including the films|
    US8878300B1|2013-09-18|2014-11-04|Stmicroelectronics, Inc.|Semiconductor device including outwardly extending source and drain silicide contact regions and related methods|
    US9240412B2|2013-09-27|2016-01-19|Asm Ip Holding B.V.|Semiconductor structure and device and methods of forming same using selective epitaxial process|
    US9556516B2|2013-10-09|2017-01-31|ASM IP Holding B.V|Method for forming Ti-containing film by PEALD using TDMAT or TDEAT|
    US9605343B2|2013-11-13|2017-03-28|Asm Ip Holding B.V.|Method for forming conformal carbon films, structures conformal carbon film, and system of forming same|
    US10179947B2|2013-11-26|2019-01-15|Asm Ip Holding B.V.|Method for forming conformal nitrided, oxidized, or carbonized dielectric film by atomic layer deposition|
    WO2015105939A1|2014-01-08|2015-07-16|University Of Houston System|Systems and methods for locally reducing oxides|
    TWI686499B|2014-02-04|2020-03-01|荷蘭商Ａｓｍ Ｉｐ控股公司|金屬、金屬氧化物與介電質的選擇性沉積|
    US10683571B2|2014-02-25|2020-06-16|Asm Ip Holding B.V.|Gas supply manifold and method of supplying gases to chamber using same|
    US10167557B2|2014-03-18|2019-01-01|Asm Ip Holding B.V.|Gas distribution system, reactor including the system, and methods of using the same|
    US9447498B2|2014-03-18|2016-09-20|Asm Ip Holding B.V.|Method for performing uniform processing in gas system-sharing multiple reaction chambers|
    US11015245B2|2014-03-19|2021-05-25|Asm Ip Holding B.V.|Gas-phase reactor and system having exhaust plenum and components thereof|
    US10047435B2|2014-04-16|2018-08-14|Asm Ip Holding B.V.|Dual selective deposition|
    US9404587B2|2014-04-24|2016-08-02|ASM IP Holding B.V|Lockout tagout for semiconductor vacuum valve|
    US10858737B2|2014-07-28|2020-12-08|Asm Ip Holding B.V.|Showerhead assembly and components thereof|
    US9543180B2|2014-08-01|2017-01-10|Asm Ip Holding B.V.|Apparatus and method for transporting wafers between wafer carrier and process tool under vacuum|
    US9890456B2|2014-08-21|2018-02-13|Asm Ip Holding B.V.|Method and system for in situ formation of gas-phase compounds|
    KR101541463B1|2014-08-22|2015-08-19|연세대학교 산학협력단|금속 황화물 합금 형성 방법 및 금속 황화물 합금을 포함하는 전자 소자|
    US10941490B2|2014-10-07|2021-03-09|Asm Ip Holding B.V.|Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same|
    US9657845B2|2014-10-07|2017-05-23|Asm Ip Holding B.V.|Variable conductance gas distribution apparatus and method|
    KR102300403B1|2014-11-19|2021-09-09|에이에스엠 아이피 홀딩 비.브이.|박막 증착 방법|
    KR102263121B1|2014-12-22|2021-06-09|에이에스엠 아이피 홀딩 비.브이.|반도체 소자 및 그 제조 방법|
    WO2016111833A1|2015-01-09|2016-07-14|Applied Materials, Inc.|Direct deposition of nickel silicide nanowire|
    KR102185458B1|2015-02-03|2020-12-03|에이에스엠 아이피 홀딩 비.브이.|선택적 퇴적|
    US9478415B2|2015-02-13|2016-10-25|Asm Ip Holding B.V.|Method for forming film having low resistance and shallow junction depth|
    US9490145B2|2015-02-23|2016-11-08|Asm Ip Holding B.V.|Removal of surface passivation|
    US10529542B2|2015-03-11|2020-01-07|Asm Ip Holdings B.V.|Cross-flow reactor and method|
    US10276355B2|2015-03-12|2019-04-30|Asm Ip Holding B.V.|Multi-zone reactor, system including the reactor, and method of using the same|
    US10458018B2|2015-06-26|2019-10-29|Asm Ip Holding B.V.|Structures including metal carbide material, devices including the structures, and methods of forming same|
    US10600673B2|2015-07-07|2020-03-24|Asm Ip Holding B.V.|Magnetic susceptor to baseplate seal|
    US9899291B2|2015-07-13|2018-02-20|Asm Ip Holding B.V.|Method for protecting layer by forming hydrocarbon-based extremely thin film|
    US10043661B2|2015-07-13|2018-08-07|Asm Ip Holding B.V.|Method for protecting layer by forming hydrocarbon-based extremely thin film|
    US10083836B2|2015-07-24|2018-09-25|Asm Ip Holding B.V.|Formation of boron-doped titanium metal films with high work function|
    US10428421B2|2015-08-03|2019-10-01|Asm Ip Holding B.V.|Selective deposition on metal or metallic surfaces relative to dielectric surfaces|
    US10087525B2|2015-08-04|2018-10-02|Asm Ip Holding B.V.|Variable gap hard stop design|
    US10121699B2|2015-08-05|2018-11-06|Asm Ip Holding B.V.|Selective deposition of aluminum and nitrogen containing material|
    US10566185B2|2015-08-05|2020-02-18|Asm Ip Holding B.V.|Selective deposition of aluminum and nitrogen containing material|
    US9647114B2|2015-08-14|2017-05-09|Asm Ip Holding B.V.|Methods of forming highly p-type doped germanium tin films and structures and devices including the films|
    US9711345B2|2015-08-25|2017-07-18|Asm Ip Holding B.V.|Method for forming aluminum nitride-based film by PEALD|
    US9960072B2|2015-09-29|2018-05-01|Asm Ip Holding B.V.|Variable adjustment for precise matching of multiple chamber cavity housings|
    US10695794B2|2015-10-09|2020-06-30|Asm Ip Holding B.V.|Vapor phase deposition of organic films|
    US10814349B2|2015-10-09|2020-10-27|Asm Ip Holding B.V.|Vapor phase deposition of organic films|
    US10343186B2|2015-10-09|2019-07-09|Asm Ip Holding B.V.|Vapor phase deposition of organic films|
    US9909214B2|2015-10-15|2018-03-06|Asm Ip Holding B.V.|Method for depositing dielectric film in trenches by PEALD|
    US10211308B2|2015-10-21|2019-02-19|Asm Ip Holding B.V.|NbMC layers|
    US10322384B2|2015-11-09|2019-06-18|Asm Ip Holding B.V.|Counter flow mixer for process chamber|
    US9455138B1|2015-11-10|2016-09-27|Asm Ip Holding B.V.|Method for forming dielectric film in trenches by PEALD using H-containing gas|
    US9905420B2|2015-12-01|2018-02-27|Asm Ip Holding B.V.|Methods of forming silicon germanium tin films and structures and devices including the films|
    US9607837B1|2015-12-21|2017-03-28|Asm Ip Holding B.V.|Method for forming silicon oxide cap layer for solid state diffusion process|
    US9595449B1|2015-12-21|2017-03-14|International Business Machines Corporation|Silicon-germanium semiconductor devices and method of making|
    US9735024B2|2015-12-28|2017-08-15|Asm Ip Holding B.V.|Method of atomic layer etching using functional group-containing fluorocarbon|
    US9627221B1|2015-12-28|2017-04-18|Asm Ip Holding B.V.|Continuous process incorporating atomic layer etching|
    US11139308B2|2015-12-29|2021-10-05|Asm Ip Holding B.V.|Atomic layer deposition of III-V compounds to form V-NAND devices|
    US10797238B2|2016-01-26|2020-10-06|Arm Ltd.|Fabricating correlated electron materialdevices|
    US20170213960A1|2016-01-26|2017-07-27|Arm Ltd.|Fabrication and operation of correlated electron material devices|
    US10468251B2|2016-02-19|2019-11-05|Asm Ip Holding B.V.|Method for forming spacers using silicon nitride film for spacer-defined multiple patterning|
    US9754779B1|2016-02-19|2017-09-05|Asm Ip Holding B.V.|Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches|
    US10529554B2|2016-02-19|2020-01-07|Asm Ip Holding B.V.|Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches|
    US9981286B2|2016-03-08|2018-05-29|Asm Ip Holding B.V.|Selective formation of metal silicides|
    US10501866B2|2016-03-09|2019-12-10|Asm Ip Holding B.V.|Gas distribution apparatus for improved film uniformity in an epitaxial system|
    US10343920B2|2016-03-18|2019-07-09|Asm Ip Holding B.V.|Aligned carbon nanotubes|
    US9892913B2|2016-03-24|2018-02-13|Asm Ip Holding B.V.|Radial and thickness control via biased multi-port injection settings|
    US10204782B2|2016-04-18|2019-02-12|Imec Vzw|Combined anneal and selective deposition process|
    WO2017184357A1|2016-04-18|2017-10-26|Asm Ip Holding B.V.|Method of forming a directed self-assembled layer on a substrate|
    US10087522B2|2016-04-21|2018-10-02|Asm Ip Holding B.V.|Deposition of metal borides|
    US10190213B2|2016-04-21|2019-01-29|Asm Ip Holding B.V.|Deposition of metal borides|
    US10865475B2|2016-04-21|2020-12-15|Asm Ip Holding B.V.|Deposition of metal borides and silicides|
    US10367080B2|2016-05-02|2019-07-30|Asm Ip Holding B.V.|Method of forming a germanium oxynitride film|
    US10032628B2|2016-05-02|2018-07-24|Asm Ip Holding B.V.|Source/drain performance through conformal solid state doping|
    US11081342B2|2016-05-05|2021-08-03|Asm Ip Holding B.V.|Selective deposition using hydrophobic precursors|
    KR20170129475A|2016-05-17|2017-11-27|에이에스엠 아이피 홀딩 비.브이.|금속 배선 형성 방법 및 이를 이용한 반도체 장치의 제조 방법|
    US10373820B2|2016-06-01|2019-08-06|Asm Ip Holding B.V.|Deposition of organic films|
    US10453701B2|2016-06-01|2019-10-22|Asm Ip Holding B.V.|Deposition of organic films|
    US9803277B1|2016-06-08|2017-10-31|Asm Ip Holding B.V.|Reaction chamber passivation and selective deposition of metallic films|
    US10014212B2|2016-06-08|2018-07-03|Asm Ip Holding B.V.|Selective deposition of metallic films|
    US10388509B2|2016-06-28|2019-08-20|Asm Ip Holding B.V.|Formation of epitaxial layers via dislocation filtering|
    US9859151B1|2016-07-08|2018-01-02|Asm Ip Holding B.V.|Selective film deposition method to form air gaps|
    US10612137B2|2016-07-08|2020-04-07|Asm Ip Holdings B.V.|Organic reactants for atomic layer deposition|
    US9793135B1|2016-07-14|2017-10-17|ASM IP Holding B.V|Method of cyclic dry etching using etchant film|
    US10714385B2|2016-07-19|2020-07-14|Asm Ip Holding B.V.|Selective deposition of tungsten|
    KR102354490B1|2016-07-27|2022-01-21|에이에스엠 아이피 홀딩 비.브이.|기판 처리 방법|
    KR20180013034A|2016-07-28|2018-02-07|에이에스엠 아이피 홀딩 비.브이.|기판 가공 장치 및 그 동작 방법|
    US9887082B1|2016-07-28|2018-02-06|Asm Ip Holding B.V.|Method and apparatus for filling a gap|
    US10177025B2|2016-07-28|2019-01-08|Asm Ip Holding B.V.|Method and apparatus for filling a gap|
    US10395919B2|2016-07-28|2019-08-27|Asm Ip Holding B.V.|Method and apparatus for filling a gap|
    US9812320B1|2016-07-28|2017-11-07|Asm Ip Holding B.V.|Method and apparatus for filling a gap|
    US10276795B2|2016-08-15|2019-04-30|Arm Ltd.|Fabrication of correlated electron material film via exposure to ultraviolet energy|
    KR20180023298A|2016-08-25|2018-03-07|에이에스엠 아이피 홀딩 비.브이.|배기 장치 및 이를 이용한 기판 가공 장치와 박막 제조 방법|
    US10090316B2|2016-09-01|2018-10-02|Asm Ip Holding B.V.|3D stacked multilayer semiconductor memory using doped select transistor channel|
    US11088033B2|2016-09-08|2021-08-10|International Business Machines Corporation|Low resistance source-drain contacts using high temperature silicides|
    US10410943B2|2016-10-13|2019-09-10|Asm Ip Holding B.V.|Method for passivating a surface of a semiconductor and related systems|
    US10643826B2|2016-10-26|2020-05-05|Asm Ip Holdings B.V.|Methods for thermally calibrating reaction chambers|
    US10714350B2|2016-11-01|2020-07-14|ASM IP Holdings, B.V.|Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures|
    US10435790B2|2016-11-01|2019-10-08|Asm Ip Holding B.V.|Method of subatmospheric plasma-enhanced ALD using capacitively coupled electrodes with narrow gap|
    US10643904B2|2016-11-01|2020-05-05|Asm Ip Holdings B.V.|Methods for forming a semiconductor device and related semiconductor device structures|
    US10229833B2|2016-11-01|2019-03-12|Asm Ip Holding B.V.|Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures|
    US10134757B2|2016-11-07|2018-11-20|Asm Ip Holding B.V.|Method of processing a substrate and a device manufactured by using the method|
    KR20180054366A|2016-11-15|2018-05-24|에이에스엠 아이피 홀딩 비.브이.|기체 공급 유닛 및 이를 포함하는 기판 처리 장치|
    US20180138177A1|2016-11-16|2018-05-17|Globalfoundries Inc.|Formation of band-edge contacts|
    US10340135B2|2016-11-28|2019-07-02|Asm Ip Holding B.V.|Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride|
    US10454026B2|2016-12-06|2019-10-22|Arm Ltd.|Controlling dopant concentration in correlated electron materials|
    KR20180068582A|2016-12-14|2018-06-22|에이에스엠 아이피 홀딩 비.브이.|기판 처리 장치|
    US9916980B1|2016-12-15|2018-03-13|Asm Ip Holding B.V.|Method of forming a structure on a substrate|
    KR20180070971A|2016-12-19|2018-06-27|에이에스엠 아이피 홀딩 비.브이.|기판 처리 장치|
    US10269558B2|2016-12-22|2019-04-23|Asm Ip Holding B.V.|Method of forming a structure on a substrate|
    US10867788B2|2016-12-28|2020-12-15|Asm Ip Holding B.V.|Method of forming a structure on a substrate|
    US10655221B2|2017-02-09|2020-05-19|Asm Ip Holding B.V.|Method for depositing oxide film by thermal ALD and PEALD|
    JP2018137435A|2017-02-14|2018-08-30|エーエスエム アイピー ホールディング ビー．ブイ．|選択的パッシベーションおよび選択的堆積|
    US10468261B2|2017-02-15|2019-11-05|Asm Ip Holding B.V.|Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures|
    US10283353B2|2017-03-29|2019-05-07|Asm Ip Holding B.V.|Method of reforming insulating film deposited on substrate with recess pattern|
    US10529563B2|2017-03-29|2020-01-07|Asm Ip Holdings B.V.|Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures|
    US10103040B1|2017-03-31|2018-10-16|Asm Ip Holding B.V.|Apparatus and method for manufacturing a semiconductor device|
    USD830981S1|2017-04-07|2018-10-16|Asm Ip Holding B.V.|Susceptor for semiconductor substrate processing apparatus|
    KR20180119477A|2017-04-25|2018-11-02|에이에스엠 아이피 홀딩 비.브이.|박막 증착 방법 및 반도체 장치의 제조 방법|
    US10892156B2|2017-05-08|2021-01-12|Asm Ip Holding B.V.|Methods for forming a silicon nitride film on a substrate and related semiconductor device structures|
    US10446393B2|2017-05-08|2019-10-15|Asm Ip Holding B.V.|Methods for forming silicon-containing epitaxial layers and related semiconductor device structures|
    US10770286B2|2017-05-08|2020-09-08|Asm Ip Holdings B.V.|Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures|
    JP2020520126A|2017-05-16|2020-07-02|エーエスエム アイピー ホールディング ビー．ブイ．|誘電体上の酸化物の選択的ｐｅａｌｄ|
    US10504742B2|2017-05-31|2019-12-10|Asm Ip Holding B.V.|Method of atomic layer etching using hydrogen plasma|
    US10886123B2|2017-06-02|2021-01-05|Asm Ip Holding B.V.|Methods for forming low temperature semiconductor layers and related semiconductor device structures|
    US10211398B2|2017-07-03|2019-02-19|Arm Ltd.|Method for the manufacture of a correlated electron material device|
    US10685834B2|2017-07-05|2020-06-16|Asm Ip Holdings B.V.|Methods for forming a silicon germanium tin layer and related semiconductor device structures|
    US10900120B2|2017-07-14|2021-01-26|Asm Ip Holding B.V.|Passivation against vapor deposition|
    KR20190009245A|2017-07-18|2019-01-28|에이에스엠 아이피 홀딩 비.브이.|반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물|
    US11018002B2|2017-07-19|2021-05-25|Asm Ip Holding B.V.|Method for selectively depositing a Group IV semiconductor and related semiconductor device structures|
    US10541333B2|2017-07-19|2020-01-21|Asm Ip Holding B.V.|Method for depositing a group IV semiconductor and related semiconductor device structures|
    US10605530B2|2017-07-26|2020-03-31|Asm Ip Holding B.V.|Assembly of a liner and a flange for a vertical furnace as well as the liner and the vertical furnace|
    US10590535B2|2017-07-26|2020-03-17|Asm Ip Holdings B.V.|Chemical treatment, deposition and/or infiltration apparatus and method for using the same|
    US10312055B2|2017-07-26|2019-06-04|Asm Ip Holding B.V.|Method of depositing film by PEALD using negative bias|
    US10692741B2|2017-08-08|2020-06-23|Asm Ip Holdings B.V.|Radiation shield|
    US10770336B2|2017-08-08|2020-09-08|Asm Ip Holding B.V.|Substrate lift mechanism and reactor including same|
    US10249524B2|2017-08-09|2019-04-02|Asm Ip Holding B.V.|Cassette holder assembly for a substrate cassette and holding member for use in such assembly|
    US11139191B2|2017-08-09|2021-10-05|Asm Ip Holding B.V.|Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith|
    US10236177B1|2017-08-22|2019-03-19|ASM IP Holding B.V..|Methods for depositing a doped germanium tin semiconductor and related semiconductor device structures|
    USD900036S1|2017-08-24|2020-10-27|Asm Ip Holding B.V.|Heater electrical connector and adapter|
    KR20190023920A|2017-08-30|2019-03-08|에이에스엠 아이피 홀딩 비.브이.|기판 처리 장치|
    US11056344B2|2017-08-30|2021-07-06|Asm Ip Holding B.V.|Layer forming method|
    US10607895B2|2017-09-18|2020-03-31|Asm Ip Holdings B.V.|Method for forming a semiconductor device structure comprising a gate fill metal|
    KR20190033455A|2017-09-21|2019-03-29|에이에스엠 아이피 홀딩 비.브이.|침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치|
    US10844484B2|2017-09-22|2020-11-24|Asm Ip Holding B.V.|Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods|
    US10658205B2|2017-09-28|2020-05-19|Asm Ip Holdings B.V.|Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber|
    US10403504B2|2017-10-05|2019-09-03|Asm Ip Holding B.V.|Method for selectively depositing a metallic film on a substrate|
    US10319588B2|2017-10-10|2019-06-11|Asm Ip Holding B.V.|Method for depositing a metal chalcogenide on a substrate by cyclical deposition|
    US10923344B2|2017-10-30|2021-02-16|Asm Ip Holding B.V.|Methods for forming a semiconductor structure and related semiconductor structures|
    US10910262B2|2017-11-16|2021-02-02|Asm Ip Holding B.V.|Method of selectively depositing a capping layer structure on a semiconductor device structure|
    KR20190056158A|2017-11-16|2019-05-24|에이에스엠 아이피 홀딩 비.브이.|기판 처리 장치 방법 및 그에 의해 제조된 장치|
    US11022879B2|2017-11-24|2021-06-01|Asm Ip Holding B.V.|Method of forming an enhanced unexposed photoresist layer|
    CN111316417A|2017-11-27|2020-06-19|阿斯莫Ip控股公司|与批式炉偕同使用的用于储存晶圆匣的储存装置|
    US10290508B1|2017-12-05|2019-05-14|Asm Ip Holding B.V.|Method for forming vertical spacers for spacer-defined patterning|
    US10872771B2|2018-01-16|2020-12-22|Asm Ip Holding B. V.|Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures|
    USD903477S1|2018-01-24|2020-12-01|Asm Ip Holdings B.V.|Metal clamp|
    US11018047B2|2018-01-25|2021-05-25|Asm Ip Holding B.V.|Hybrid lift pin|
    US10566428B2|2018-01-29|2020-02-18|Raytheon Company|Method for forming gate structures for group III-V field effect transistors|
    US10535516B2|2018-02-01|2020-01-14|Asm Ip Holdings B.V.|Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures|
    USD880437S1|2018-02-01|2020-04-07|Asm Ip Holding B.V.|Gas supply plate for semiconductor manufacturing apparatus|
    US11081345B2|2018-02-06|2021-08-03|Asm Ip Holding B.V.|Method of post-deposition treatment for silicon oxide film|
    US10896820B2|2018-02-14|2021-01-19|Asm Ip Holding B.V.|Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process|
    KR20190098532A|2018-02-14|2019-08-22|주식회사 엘지화학|배터리와 평활 커패시터 간의 에너지 전달을 위한 전원 회로 및 이를 포함하는 배터리 관리 시스템|
    US10731249B2|2018-02-15|2020-08-04|Asm Ip Holding B.V.|Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus|
    US10658181B2|2018-02-20|2020-05-19|Asm Ip Holding B.V.|Method of spacer-defined direct patterning in semiconductor fabrication|
    US10975470B2|2018-02-23|2021-04-13|Asm Ip Holding B.V.|Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment|
    US11114283B2|2018-03-16|2021-09-07|Asm Ip Holding B.V.|Reactor, system including the reactor, and methods of manufacturing and using same|
    KR20190113580A|2018-03-27|2019-10-08|에이에스엠 아이피 홀딩 비.브이.|기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조|
    US10510536B2|2018-03-29|2019-12-17|Asm Ip Holding B.V.|Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber|
    US11230766B2|2018-03-29|2022-01-25|Asm Ip Holding B.V.|Substrate processing apparatus and method|
    US11088002B2|2018-03-29|2021-08-10|Asm Ip Holding B.V.|Substrate rack and a substrate processing system and method|
    KR20190114682A|2018-03-30|2019-10-10|에이에스엠 아이피 홀딩 비.브이.|기판 처리 방법|
    JP2019195059A|2018-05-02|2019-11-07|エーエスエム アイピー ホールディング ビー．ブイ．|堆積および除去を使用した選択的層形成|
    KR20190129718A|2018-05-11|2019-11-20|에이에스엠 아이피 홀딩 비.브이.|기판 상에 피도핑 금속 탄화물 막을 형성하는 방법 및 관련 반도체 소자 구조|
    US10797133B2|2018-06-21|2020-10-06|Asm Ip Holding B.V.|Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures|
    CN112292477A|2018-06-27|2021-01-29|Asm Ip私人控股有限公司|用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构|
    US10612136B2|2018-06-29|2020-04-07|ASM IP Holding, B.V.|Temperature-controlled flange and reactor system including same|
    KR20200002519A|2018-06-29|2020-01-08|에이에스엠 아이피 홀딩 비.브이.|박막 증착 방법 및 반도체 장치의 제조 방법|
    US10388513B1|2018-07-03|2019-08-20|Asm Ip Holding B.V.|Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition|
    US10755922B2|2018-07-03|2020-08-25|Asm Ip Holding B.V.|Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition|
    US10767789B2|2018-07-16|2020-09-08|Asm Ip Holding B.V.|Diaphragm valves, valve components, and methods for forming valve components|
    US10483099B1|2018-07-26|2019-11-19|Asm Ip Holding B.V.|Method for forming thermally stable organosilicon polymer film|
    US11053591B2|2018-08-06|2021-07-06|Asm Ip Holding B.V.|Multi-port gas injection system and reactor system including same|
    US10883175B2|2018-08-09|2021-01-05|Asm Ip Holding B.V.|Vertical furnace for processing substrates and a liner for use therein|
    US10829852B2|2018-08-16|2020-11-10|Asm Ip Holding B.V.|Gas distribution device for a wafer processing apparatus|
    US11024523B2|2018-09-11|2021-06-01|Asm Ip Holding B.V.|Substrate processing apparatus and method|
    US11049751B2|2018-09-14|2021-06-29|Asm Ip Holding B.V.|Cassette supply system to store and handle cassettes and processing apparatus equipped therewith|
    WO2020068618A1|2018-09-28|2020-04-02|Applied Materials, Inc.|Methods of forming nickel-containing films|
    JP2020056104A|2018-10-02|2020-04-09|エーエスエム アイピー ホールディング ビー．ブイ．|選択的パッシベーションおよび選択的堆積|
    US11232963B2|2018-10-03|2022-01-25|Asm Ip Holding B.V.|Substrate processing apparatus and method|
    US10847365B2|2018-10-11|2020-11-24|Asm Ip Holding B.V.|Method of forming conformal silicon carbide film by cyclic CVD|
    US10811256B2|2018-10-16|2020-10-20|Asm Ip Holding B.V.|Method for etching a carbon-containing feature|
    KR20200045067A|2018-10-19|2020-05-04|에이에스엠 아이피 홀딩 비.브이.|기판 처리 장치 및 기판 처리 방법|
    US10978571B2|2018-10-24|2021-04-13|International Business Machines Corporation|Self-aligned contact with metal-insulator transition materials|
    US10381219B1|2018-10-25|2019-08-13|Asm Ip Holding B.V.|Methods for forming a silicon nitride film|
    US11087997B2|2018-10-31|2021-08-10|Asm Ip Holding B.V.|Substrate processing apparatus for processing substrates|
    US11031242B2|2018-11-07|2021-06-08|Asm Ip Holding B.V.|Methods for depositing a boron doped silicon germanium film|
    US10847366B2|2018-11-16|2020-11-24|Asm Ip Holding B.V.|Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process|
    US10818758B2|2018-11-16|2020-10-27|Asm Ip Holding B.V.|Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures|
    US10559458B1|2018-11-26|2020-02-11|Asm Ip Holding B.V.|Method of forming oxynitride film|
    DE102019103699A1|2018-11-30|2020-06-04|Taiwan Semiconductor Manufacturing Co., Ltd.|Finnen-Feldeffekttransistor-Bauelement und Verfahren zu dessen Herstellung|
    US11217444B2|2018-11-30|2022-01-04|Asm Ip Holding B.V.|Method for forming an ultraviolet radiation responsive metal oxide-containing film|
    US11158513B2|2018-12-13|2021-10-26|Asm Ip Holding B.V.|Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures|
    KR20200091543A|2019-01-22|2020-07-31|에이에스엠 아이피 홀딩 비.브이.|기판 처리 장치|
    CN111524788A|2019-02-01|2020-08-11|Asm Ip私人控股有限公司|氧化硅的拓扑选择性膜形成的方法|
    US10672872B1|2019-02-13|2020-06-02|International Business Machines Corporation|Self-aligned base contacts for vertical fin-type bipolar junction transistors|
    JP2020136678A|2019-02-20|2020-08-31|エーエスエム・アイピー・ホールディング・ベー・フェー|基材表面内に形成された凹部を充填するための方法および装置|
    KR20200102352A|2019-02-20|2020-08-31|에이에스엠 아이피 홀딩 비.브이.|처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치|
    KR20200108243A|2019-03-08|2020-09-17|에이에스엠 아이피 홀딩 비.브이.|SiOC 층을 포함한 구조체 및 이의 형성 방법|
    USD935572S1|2019-05-24|2021-11-09|Asm Ip Holding B.V.|Gas channel plate|
    USD922229S1|2019-06-05|2021-06-15|Asm Ip Holding B.V.|Device for controlling a temperature of a gas supply unit|
    USD931978S1|2019-06-27|2021-09-28|Asm Ip Holding B.V.|Showerhead vacuum transport|
    US11227782B2|2019-07-31|2022-01-18|Asm Ip Holding B.V.|Vertical batch furnace assembly|
    USD940837S1|2019-08-22|2022-01-11|Asm Ip Holding B.V.|Electrode|
    USD930782S1|2019-08-22|2021-09-14|Asm Ip Holding B.V.|Gas distributor|
    KR20210041843A|2019-10-08|2021-04-16|에스케이트리켐 주식회사|금속 함유 박막 형성을 위한 신규 전구체 및 이를 이용한 금속 함유 박막 형성 방법 및 상기 금속 함유 박막을 포함하는 반도체 소자.|
    CN110760819A|2019-10-16|2020-02-07|天津大学|一种利用臭氧快速实现原子层沉积膜改性的方法|
    US11139163B2|2019-10-31|2021-10-05|Asm Ip Holding B.V.|Selective deposition of SiOC thin films|
    KR102095710B1|2019-11-05|2020-04-01|주식회사 유진테크 머티리얼즈|표면 보호 물질을 이용한 박막 형성 방법|
    KR102333599B1|2019-11-15|2021-11-30|주식회사 이지티엠|표면 보호 물질을 이용한 박막 형성 방법|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US201161478214P| true| 2011-04-22|2011-04-22||
    US201161485532P| true| 2011-05-12|2011-05-12||
    US201161526607P| true| 2011-08-23|2011-08-23||
    [返回顶部]